(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-132966

(P2000-132966A)

(43)公開日 平成12年5月12日(2000.5.12)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G11C 11/407

11/413

11/408

G11C 11/34

362S 5B015

302A

5B024

354B

354C

請求項の数38 OL (全 46 頁) 審査請求有

(21)出願番号

(22) 出願日

特願平10-307645

平成10年10月28日(1998, 10, 28)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 廣部 厚紀

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 永田 恭一

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100099830

弁理士 西村 征生


最終頁に続く

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 複数のアドレスの保持とコマンド種別による アドレスの選択出力とを、十分な動作マージンをとりな がら実行可能にする。

【解決手段】 開示される半導体記憶装置は、コマンド デコーダ15Aが、読み出しコマンドの入力から第1の 期間後に第1の制御信号を発生し、書き込みコマンドの 入力から第2の期間後に第2の制御信号を発生するとと もに、第1の制御信号と第2の制御信号とに応じてカラ ム系コントロール回路17Aへの動作指示信号を発生 し、バーストカウンタ16Aが、入力アドレスを第1の 期間及び第2の期間遅延して、第1の制御出力に応じて 第1の期間遅延したアドレスを読み出しアドレスとして 出力し、第2の制御信号に応じて第2の期間遅延したア ドレスを書き込みアドレスとして出力するように構成さ れている。



1

【特許請求の範囲】

【請求項1】 外部コマンドに応じてメモリ部の動作とメモリ部に対するアドレス供給とのタイミングを制御する制御手段と、該制御手段からの制御信号に応じて外部アドレス入力からメモリ部に対するアドレス出力を発生するアドレス出力手段と、前記制御手段からの動作指示に応じてメモリ部に対する書き込み動作制御信号と読み出し動作制御信号との出力を開始するカラム系制御手段とを備えた半導体記憶装置において、

前記制御手段が、読み出しコマンドの入力から第1の期間後に第1の制御信号を発生し、書き込みコマンドの入力から第2の期間後に第2の制御信号を発生するとともに、該第1の制御信号と第2の制御信号とに応じて前記カラム系制御手段に対する動作指示信号を発生し、

前記アドレス出力手段が、入力アドレスを前記第1の期間及び第2の期間遅延して、第1の制御信号に応じて第1の期間遅延したアドレスを読み出しアドレスとして出力し、第2の制御信号に応じて第2の期間遅延したアドレスを書き込みアドレスとして出力するように構成されていることを特徴とする半導体記憶装置。

【請求項2】 前記制御手段が、外部コマンドに応じて 読み出しコマンドの入力から前記第1の期間後に前記第 1の制御信号を発生する第1の信号発生手段と、外部コマンドに応じて書き込みコマンドの入力から前記第2の 期間後に前記第2の制御信号を発生する第2の信号発生 手段とを備えたことを特徴とする請求項1記載の半導体 記憶装置。

【請求項3】 前記制御手段が、前記第1の制御信号と第2の制御信号とが衝突する場合に、前記第1の制御信号のみを優先的に出力するように構成されていることを特徴とする請求項1又は2記載の半導体記憶装置。

【請求項4】 前記アドレス出力手段が、入力アドレスを遅延する1又は複数の遅延手段を備えて入力アドレスを前記第1の期間又は第2の期間遅延し、入力アドレスを第1の期間遅延した遅延手段の出力を前記第1の制御信号によって選択して読み出しアドレスとして出力し、入力アドレスを第2の期間遅延した遅延手段の出力を前記第2の制御信号によって選択して書き込みアドレスとして出力するように構成されていることを特徴とする請求項1,2又は3記載の半導体記憶装置。

【請求項5】 前記アドレス出力手段が、入力アドレスを前記第1の期間又は第2の期間遅延する遅延手段を備え、入力アドレスを第1の期間遅延して第1の制御信号によって選択して読み出しアドレスとして出力し、入力アドレスを第2の期間遅延して第2の制御信号によって選択して書き込みアドレスとして出力するように構成されていることを特徴とする請求項1,2又は3記載の半導体記憶装置。

【請求項6】 前記第1の期間が0を含む任意のクロック期間であり、前記第2の期間が該第1の期間より所定

50

クロック期間長い任意のクロック期間であることを特徴とする請求項1万至5のいずれかに記載の半導体記憶装置。

2

【請求項7】 前記各遅延手段が、1クロック期間信号を保持するレジスタ回路を、0を含む前記第1の期間又は第2の期間に対応する数直列に接続してなることを特徴とする請求項4,5又は6記載の半導体記憶装置。

【請求項8】 前記制御手段が、前記第1の制御信号と 第2の制御信号とが衝突する場合に、前記第2の制御信 10 号のみを優先的に出力するように構成されていることを 特徴とする請求項1又は2記載の半導体記憶装置。

【請求項9】 前記制御手段が、前記読み出し及び書き込みコマンド以外のコマンドに対応して発生した他の制御信号と、前記第1の制御信号又は第2の制御信号とが衝突する場合に、該他の制御信号のみを優先的に出力するように構成されていることを特徴とする請求項1又は2記載の半導体記憶装置。

【請求項10】 外部コマンドに応じてメモリ部の動作とメモリ部に対するアドレス供給とのタイミングを制御20 する制御手段と、該制御手段からの制御信号に応じて外部アドレス入力からメモリ部に対するアドレス出力を発生するアドレス出力手段と、前記制御手段からの動作指示に応じてメモリ部に対する書き込み動作制御信号と読み出し動作制御信号との出力を開始するカラム系制御手段とを備えた半導体記憶装置において、

前記制御手段が、読み出しコマンドの入力から第1の期間後と、読み出しコマンドの入力から第2の期間後とに制御信号を発生し、読み出しコマンドの入力時と書き込みコマンドの入力時とで符号が反転する選択信号を発生するとともに、該制御信号に応じて前記カラム系制御手段に対する動作指示信号を発生し、

前記アドレス出力手段が、入力アドレスを第1の期間及び第2の期間遅延して、前記選択信号に応じて、第1の期間遅延したアドレス又は第2の期間遅延したアドレスを選択して、前記制御信号で定まるタイミングで読み出しアドレス又は書き込みアドレスとして出力するように構成されていることを特徴とする半導体記憶装置。

【請求項11】 前記制御手段が、外部コマンドに応じて読み出しコマンドの入力から前記第1の期間後と、書40 き込みコマンドの入力から前記第2の期間後とに、前記制御信号を発生する制御信号発生手段と、読み出しコマンドの入力時と書き込みコマンドの入力時とで符号が反転する選択信号を発生する選択信号発生手段とを備えたことを特徴とする請求項10記載の半導体記憶装置。

【請求項12】 前記制御手段が、前記読み出しコマンドに応じて発生した制御信号と、書き込みコマンドに応じて発生した制御信号とが衝突する場合に、読み出しコマンドに応じて発生した制御信号のみを優先的に出力するように構成されていることを特徴とする請求項10又は11記載の半導体記憶装置。

(3)

10

20

【請求項13】 前記アドレス出力手段が、入力アドレスを遅延する1又は複数の遅延手段を備えて入力アドレスを前記第1の期間又は第2の期間遅延し、入力アドレスを第1の期間遅延した遅延手段の出力と、入力アドレスを第2の期間遅延した遅延手段の出力とを前記選択信号に応じて選択した信号を、前記制御信号のタイミングで読み出しアドレス又は書き込みアドレスとして出力するように構成されていることを特徴とする請求項10,11又は12記載の半導体記憶装置。

【請求項14】 前記アドレス出力手段が、入力アドレスを前記第1の期間又は第2の期間遅延する遅延手段を備え、入力アドレスを第1の期間遅延した信号又は入力アドレスを第2の期間遅延した信号を前記制御信号に応じて選択した出力を、前記制御信号のタイミングで読み出しアドレス又は書き込みアドレスとして出力するように構成されていることを特徴とする請求項10,11又は12記載の半導体記憶装置。

【請求項15】 前記第1の期間が0を含む任意のクロック期間であり、前記第2の期間が該第1の期間より所定クロック期間長い任意のクロック期間であることを特徴とする請求項10乃至14のいずれかに記載の半導体記憶装置。

【請求項16】 前記各遅延手段が、1クロック期間信号を保持するレジスタ回路を、0を含む前記第1の期間 又は第2の期間に対応する数直列に接続してなることを 特徴とする請求項13,14又は15記載の半導体記憶 装置。

【請求項17】 前記制御手段が、前記第1の制御信号と第2の制御信号とが衝突する場合に、前記第2の制御信号のみを優先的に出力するように構成されていることを特徴とする請求項10又は11記載の半導体記憶装置。

【請求項18】 前記制御手段が、前記読み出し及び書き込みコマンド以外のコマンドに対応して発生した他の制御信号と、前記第1の制御信号及び第2の制御信号とが衝突する場合に、該他の制御信号のみを優先的に出力するように構成されていることを特徴とする請求項10又は11記載の半導体記憶装置。

【請求項19】 外部コマンドに応じてメモリ部の動作とメモリ部に対するアドレス供給とのタイミングを制御する制御手段と、該制御手段からの制御信号に応じて外部アドレス入力からメモリ部に対するアドレス出力を発生するアドレス出力手段と、前記制御手段からの動作指示に応じてメモリ部に対する書き込み動作制御信号と読み出し動作制御信号との出力を開始するカラム系制御手段とを備えた半導体記憶装置において、

前記制御手段が、読み出しコマンドの発生時第1の制御信号を発生するとともに、該読み出しコマンドの発生から第1の期間後に第2の制御信号を発生し、書き込みコマンドの発生時第3の制御信号を発生するとともに、該

書き込みコマンドの発生から第2の期間後に第4の制御信号を発生し、該第2の制御信号と第4の制御信号とに応じて前記カラム系制御手段に対する動作指示信号を発生し、

前記アドレス出力手段が、第1の制御信号に応じて入力 アドレスをラッチして第2の制御信号に応じて読み出し アドレスとして出力し、第3の制御信号に応じて入力ア ドレスをラッチして第4の制御信号に応じて書き込みア ドレスとして出力するように構成されていることを特徴 とする半導体記憶装置。

【請求項20】 前記制御手段が、外部コマンドに応じて、読み出しコマンドの入力時、前記第1の制御信号を発生する第1の信号発生手段と、外部コマンドに応じて、該読み出しコマンドの発生時から第1の期間後に前記第2の制御信号を発生する第2の信号発生手段と、外部コマンドに応じて、書き込みコマンドの入力時、前記第3の制御信号を発生する第3の信号発生手段と、外部コマンドに応じて、該書き込みコマンドの発生時から第2の期間後に前記第4の制御信号を発生する第4の信号発生手段とを備えていることを特徴とする請求項19記載の半導体記憶装置。

【請求項21】 前記制御手段が、前記第2の制御信号と第4の制御信号とが衝突する場合に、前記第2の制御信号のみを優先的に出力するように構成されていることを特徴とする請求項19又は20記載の半導体記憶装置。

【請求項22】 前記アドレス出力手段が、入力アドレスを前記第1の制御信号によってラッチして第2の制御信号に応じて読み出しアドレスとして出力する第1の遅延手段と、入力アドレスを前記第3の制御信号によってラッチして第4の制御信号に応じて書き込みアドレスとして出力する第2の遅延手段とを備えたことを特徴とする請求項19,20又は21記載の半導体記憶装置。

【請求項23】 前記アドレス出力手段が、前記第1の 遅延手段と第2の遅延手段とをそれぞれ1または複数個 備え、任意の遅延手段の出力によって読み出しアドレス 及び/又は書き込みアドレスを出力するうように構成さ れていることを特徴とする請求項22記載の半導体記憶 装置。

0 【請求項24】 前記アドレス出力手段が、入力アドレスをその発生ごとにラッチする前記第1の遅延手段又は第2の遅延手段を備え、前記第2の制御信号又は第4の制御信号に応じて、読み出しアドレス又は書き込みアドレスを出力するように構成されていることを特徴とする請求項22記載の半導体記憶装置。

【請求項25】 前記第1の期間が0を含む任意のクロック期間であり、前記第2の期間が該第1の期間より所定クロック期間長い任意のクロック期間であることを特徴とする請求項19乃至24のいずれかに記載の半導体記憶装置。

【請求項26】 前記各遅延手段が、前記第1の制御信号又は第2の制御信号によって入力信号をラッチし又は入力信号をその発生ごとにラッチして、前記第3又は第4の制御信号に応じてラッチした信号を出力するラッチ回路からなることを特徴とする請求項22乃至25のいずれかに記載の半導体記憶装置。

【請求項27】 前記制御手段が、前記第2の制御信号と第4の制御信号とが衝突する場合に、前記第4の制御信号のみを優先的に出力するように構成されていることを特徴とする請求項19又は20記載の半導体記憶装置。

【請求項28】 前記制御手段が、前記読み出し及び書き込みコマンド以外のコマンドに対応して発生した他の制御信号と、前記第2の制御信号及び第4の制御信号とが衝突する場合に、該他の制御信号のみを優先的に出力するように構成されていることを特徴とする請求項19又は20記載の半導体記憶装置。

【請求項29】 外部コマンドに応じてメモリ部の動作とメモリ部に対するアドレス供給とのタイミングを制御する制御手段と、該制御手段からの制御信号に応じて外部アドレス入力からメモリ部に対するアドレス出力を発生するアドレス出力手段と、前記制御手段からの動作指示に応じてメモリ部に対する書き込み動作制御信号と読み出し動作制御信号との出力を開始するカラム系制御手段とを備えた半導体記憶装置において、

前記制御手段が、読み出しコマンドの発生時、第1の制御信号を発生するとともに、該読み出しコマンドの発生から第1の期間後に第2の制御信号を発生し、書き込みコマンドの発生時、第3の制御信号を発生するとともに、該書き込みコマンドの発生から第2の期間後に第4の制御信号を発生し、さらに該第2の制御信号及び第4の制御信号の発生時、第5の制御信号を発生し、該第2の制御信号と第4の制御信号とに応じて前記カラム系制御手段に対する動作指示信号を発生し、

前記アドレス出力手段が、前記第1の制御信号に応じて 入力アドレスをラッチして第2の制御信号に応じて信号 保持手段に保持し、第3の制御信号に応じて入力アドレ スをラッチして第4の制御信号に応じて前記信号保持手 段に保持して、前記第5の制御信号に応じて該信号保持 手段に保持されたアドレスを読み出しアドレス又は書き 込みアドレスとして出力するように構成されていること を特徴とする半導体記憶装置。

【請求項30】 前記制御手段が、外部コマンドに応じて読み出しコマンドの発生時、前記第1の制御信号を発生する第1の信号発生手段と、外部コマンドに応じて該読み出しコマンドの発生から前記第1の期間後に、前記第2の制御信号を発生する第2の信号発生手段と、外部コマンドに応じて書き込みコマンドの発生時、前記第3の制御信号を発生する第3の信号発生手段と、外部コマンドに応じて該書き込みコマンドの発生から前記第2の

期間後に、前記第4の制御信号を発生する第4の信号発生手段と、該第2の制御信号発生時と第4の制御信号発生時とに第5の制御信号を発生する第5の信号発生手段とを備えていることを特徴とする請求項29記載の半導体記憶装置。

6

【請求項31】 前記制御手段が、前記第2の制御信号と第4の制御信号とが衝突する場合に、前記第2の制御信号のみを優先的に出力するように構成されていることを特徴とする請求項29又は30記載の半導体記憶装 10 置。

【請求項32】 前記アドレス出力手段が、入力アドレスを前記第1の制御信号によってラッチして第2の制御信号に応じて出力する第1の遅延手段と、入力アドレスを前記第3の制御信号によってラッチして第4の制御信号に応じて出力する第2の遅延手段とを備え、該第1の遅延手段又は第2の遅延手段からの出力によって、前記第5の制御信号のタイミングで読み出しアドレス又は書き込みアドレスを出力するように構成されていることを特徴とする請求項29,30又は31記載の半導体記憶20 装置。

【請求項33】 前記アドレス出力手段が、前記第1の 遅延手段と第2の遅延手段とをそれぞれ1又は複数個備 え、任意の遅延手段の出力によって読み出しアドレス及 び/又は書き込みアドレスを出力するうように構成され ていることを特徴とする請求項32記載の半導体記憶装 置。

【請求項34】 前記アドレス出力手段が、入力アドレスをその発生ごとにラッチする前記第1の遅延手段又は第2の遅延手段を備え、前記第2の制御信号又は第4の30 制御信号に応じて、読み出しアドレス又は書き込みアドレスを出力するように構成されていることを特徴とする請求項32記載の半導体記憶装置。

【請求項35】 前記第1の期間が0を含む任意のクロック期間であり、前記第2の期間が該第1の期間より所定クロック期間長い任意のクロック期間であることを特徴とする請求項29乃至34のいずれかに記載の半導体記憶装置。

【請求項36】 前記各遅延手段が、前記第1の制御信号又は第2の制御信号によって入力信号をラッチし又は入力信号をその発生ごとにラッチして、前記第3又は第4の制御信号に応じてラッチした信号を出力するラッチ回路からなることを特徴とする請求項32乃至35のいずれかに記載の半導体記憶装置。

【請求項37】 前記制御手段が、前記第2の制御信号と第4の制御信号とが衝突する場合に、前記第4の制御信号のみを優先的に出力するように構成されていることを特徴とする請求項29又は30記載の半導体記憶装

【請求項38】 前記制御手段が、前記読み出し及び書き込みコマンド以外のコマンドに対応して発生した他の

(5)

8

制御信号と、前記第2の制御信号及び第4の制御信号と が衝突する場合に、該他の制御信号のみを優先的に出力 するように構成されていることを特徴とする請求項29 又は30記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体記憶装置に係り、特に、DDR-SDRAM (Double Data Rate-Synchronous Dynamic Random Access Memory) からなる半導体記憶装置に関する。

[0002]

【従来の技術】計算機の動作を制御する中央処理装置 (CPU) の高速化に伴って、計算機の主記憶装置とし ては、クロックに同期して動作するSDRAMが多く使 用されているが、さらに高速化を図るため、2ビットの データを同時に読み書きすることができる、2ビットプ リフェッチ型のSDRAMが用いられるようになった。 【0003】図50は、2ビットプリフェッチ型のSD RAMからなる従来例の半導体記憶装置の構成例を示す ブロック図、図51は、同半導体記憶装置のライト時の 動作を説明するタイミングチャート、図52は、同半導 体記憶装置のリード時の動作を説明するタイミングチャ ートである。従来例の半導体記憶装置は、図50に示す ように、メモリセルアレイ1,2と、ワードドライバ 3, 4と、DIN/DOUT (データイン/データアウ ト) 回路 5, 6 と、ライトアンプ 7, 8 と、センスアン プ9, 10, 11, 12と、カラムデコーダ13, 14 と、コマンドデータ15と、バーストカウンタ16と、 カラム系コントロール回路17とから概略構成されてい

【0004】メモリセルアレイ1,2は、それぞれ複数 個のメモリセルをマトリクス状に配列して構成されてい る。ワードドライバ3,4は、それぞれメモリセルアレ イ1,2の各ワード線を駆動する。DIN/DOUT回 路5,6は、それぞれ書き込み動作制御信号W0,W1 に応じて、それぞれ偶数番目と奇数番目のデータバスか らのデータ入力DQに対応する、相補信号からなるデー 夕出力RWBS、RWBS* (* は反転信号を示 す。以下省略)を出力し、また、それぞれ読み出し動作 制御信号RO、R1に応じて、相補信号からなるデータ 入力RWBS, RWBS* によって、それぞれ偶数番 目と奇数番目のデータバスに対するデータ出力DQを発 生する。ライトアンプ7、8は、それぞれデータ出力R WBS, RWBS* を増幅して、相補信号からなる書 き込み入力 IO, IO* を出力する。センスアンプ 9,10は、メモリセルアレイ1を構成する各ビット線 に接続されたメモリセルに対する書き込み電圧を増幅 し、またはメモリセルからの読み出し電圧を増幅する。 センスアンプ11,12は、メモリセルアレイ2を構成 する各ビット線に接続されたメモリセルに対する書き込 50 み電圧を増幅し、またはメモリセルからの読み出し電圧 を増幅する。

【0005】カラムデコーダ13,14は、アドレス入 力に応じて、それぞれメモリセルアレイ1, 2の各ビッ ト線を選択して、選択されたカラムセレクト線CSLを 駆動する。コマンドデコーダ15は、外部コマンド信号 CSB (コマンドセレクトバー), RASB (ラスバ 一), CASB(カスパー), WEB(ライトイネーブ ルバー)及びクロック信号CLKに応じて、内部コマン 10 ド信号であるリードライトコマンドRWCMDと、アド レス制御信号YAL, NYALを発生する。バーストカ ウンタ16は、例えば8ピットからなるアドレス入力 (IAO~IAj) に対して、アドレス制御信号YAL によって定まるタイミングでアドレス出力を発生したの ち、アドレス制御信号NYALの発生ごとに、順次、+ 2 したアドレス出力を発生する処理を、2 クロックごと に所定バースト長 (例えばワード長) に対応する期間繰 り返して行う。カラム系コントロール回路17は、コマ ンドデコーダ15からのリードライトコマンドRWCM Dと、バーストカウンタ16のアドレス出力とに応じ て、DIN/DOUT回路5,6に対して、書き込み動 作制御信号W0, W1 又は読み出し動作制御信号RO, R1を出力する。

【0006】次に、図50及び図51を参照して、従来 例の半導体記憶装置のライト時の動作について説明す る。コマンド入力CMDがライトコマンドW CMDで あって、クロックCLKに対応して、データ入力DQと してD0, D1, D2, D3が入力されたとする。この とき、コマンドデコーダ15からのリードライトコマン ドRWCMDに応じて、カラム系コントロール回路17 から書き込み動作制御信号W0, W1が出力される。一 方、図示されないCPU(中央処理装置)からのアドレ スA0~Aj (8ビット) の指定に応じて、アドレス入 力IA0~IAjが発生すると、コマンドデコーダ15 からのアドレス制御信号YALに応じて、バーストカウ ンタ16からアドレスYP0~YPjが出力され、次 に、2クロック後にアドレス制御信号NYALに応じ て、バーストカウンタ16からアドレスYP0~YPj に+2(2ビットプリフェッチの場合)したアドレスが 出力される。このとき、DIN/DOUT回路5,6か ら、書き込み動作制御信号W0, W1に応じて、データ 出力RWBS, RWBS* として、偶数番目のデータ D0と奇数番目のデータD1が出力され、ライト回路 7, 8から、書き込みデータIO, IO* として、D O, D1が出力されて、アドレスYPO~YPjによっ て定まるカラムセレクト線CSL0, 1のメモリセルに 書き込まれる。さらに、次の書き込み動作制御信号W O, W1に応じて、データ出力RWBS, RWBS* として、データD2、D3が出力され、書き込みデータ IO, IO* として、D2, D3が出力されて、アド

10

9 レスΥР0~ҮРј (+2) によって定まるカラムセレ クト線CSL2、3のメモリセルに書き込まれる。

【0007】次に、図50及び図52を参照して、従来 例の半導体記憶装置のリード時の動作について説明す る。コマンド入力CMDがリードコマンドR CMDで あって、CPUからのアドレスA0~Aiの指定に応じ て、アドレス入力IAO~IAjが発生すると、コマン ドデコーダ15からのアドレス制御信号YALに応じ て、バーストカウンタ16からアドレスYP0~YPj が出力され、次に、アドレス制御信号NYALに応じ て、バーストカウンタ16からアドレスYPO~YPj に+2したアドレスが出力される。これによって、アド レスYPO~YPjによって定まるカラムセレクト線C SLO, 1から読み出しデータIO, IO* としてQ 0, Q1が出力され、アドレスYP0~YPj (+2) によって定まるカラムセレクト線CSL2, 3からQ 2, Q3が出力される。一方、カラムコントロール回路 17は、リードライトコマンドRWCMDに応じて、読 み出し動作制御信号RO、R1を2クロックごとに出力 し、これによって、読み出しデータRWBS, RWBS * として、データQO, Q1及びQ2, Q3が出力さ れるので、DIN/DOUT回路5,6は、出力指定タ イミングである5クロック後(CLT=5)に、読み出 しデータDQとして、1クロックごとにデータQO,Q 1, Q2, Q3を出力する。

[0008]

【発明が解決しようとする課題】上記従来例の2ビット プリフェッチ型SDRAMからなる半導体記憶装置で は、クロック信号に同期して動作するため、動作速度を 上げるためには、クロック信号を高速化する必要があ る。しかしながら、SDRAMを使用した計算機等にお いて、クロック速度を上げようとすると、クロック信号 とデータ入力信号とのタイミングスキューの問題が発生 するため、クロック信号の高速化には限界がある。

【0009】これに対して、データ入力信号の取り込み をデータストローブ信号によって行い、クロック周期を データ入力周期の2倍とするDDR-SDRAMが提案 され、現在、JEDEC (Joint Electronic Device En geneering Counci1) での標準化が進められている。デ ータストローブ信号は、データ入力信号と同時にCPU 側で作成されるものであり、データストローブ信号とク ロック信号とを等長の配線でSDRAMに接続すること によって、両者の間のタイミングスキューの問題を回避 することができるので、クロック信号の高速化とタイミ ングスキューの問題とを同時に解決することが可能とな る。この場合、データ入力信号をデータストローブ信号 によって取り込んだ後、クロック信号による制御に変換 する際のタイミングマージンを十分に確保することが必 要となるが、これに対しては、例えば、特願平10-1 40128号等が既に提案されている。

【0010】一方、DDR-SDRAMでは、ライト動 作とリード動作とで、内部アドレス信号の動作に大きな 違いがあり、リードサイクルでは、コマンド入力によっ て取り込まれたアドレス信号によって直ちに読み出し動 作が行われるのに対し、ライトサイクルにおいては、コ マンドによって取り込まれたアドレス入力信号は、一定 期間保持されたのち、書き込み動作が行われるようにす る必要がある。また、このアドレス保持期間に新たなコ マンドが入力された場合には、そのコマンドの種別に応 10 じて、アドレスを選択する必要がある。

【0011】この発明は、上述の事情に鑑みてなされた ものであって、DDR-SDRAMにおいて、複数のア ドレスの保持と、コマンドの種別に対応するアドレス出 力の選択とを、十分な動作マージンをもって行うことが 可能な、半導体記憶装置を提供することを目的としてい る。

[0012]

(6)

【課題を解決するための手段】上記課題を解決するため に、請求項1記載の発明は、半導体記憶装置に係り、外 20 部コマンドに応じてメモリ部の動作とメモリ部に対する アドレス供給とのタイミングを制御する制御手段と、該 制御手段からの制御信号に応じて外部アドレス入力から メモリ部に対するアドレス出力を発生するアドレス出力 手段と、上記制御手段からの動作指示に応じてメモリ部 に対する書き込み動作制御信号と読み出し動作制御信号 との出力を開始するカラム系制御手段とを備えた半導体 記憶装置において、上記制御手段が、読み出しコマンド の入力から第1の期間後に第1の制御信号を発生し、書 き込みコマンドの入力から第2の期間後に第2の制御信 30 号を発生するとともに、該第1の制御信号と第2の制御 信号とに応じて上記カラム系制御手段に対する動作指示 信号を発生し、上記アドレス出力手段が、入力アドレス を前記第1の期間及び第2の期間遅延して、第1の制御 信号に応じて第1の期間遅延したアドレスを読み出しア ドレスとして出力し、第2の制御信号に応じて第2の期 間遅延したアドレスを読み出しアドレスとして出力する ように構成されていることを特徴としている。

【0013】また、請求項2記載の発明は、請求項1記 載の半導体記憶装置に係り、上記制御手段が、外部コマ 40 ンドに応じて読み出しコマンドの入力から上記第1の期 間後に上記第1の制御信号を発生する第1の信号発生手 段と、外部コマンドに応じて書き込みコマンドの入力か ら上記第2の期間後に上記第2の制御信号を発生する第 2の信号発生手段とを備えたことを特徴としている。

【0014】また、請求項3記載の発明は、請求項1又 は2記載の半導体記憶装置に係り、上記制御手段が、上 記第1の制御信号と第2の制御信号とが衝突する場合 に、上記第1の制御信号のみを優先的に出力するように 構成されていることを特徴としている。

【0015】また、請求項4記載の発明は、請求項1,

2 又は3記載の半導体記憶装置に係り、上記アドレス出力手段が、入力アドレスを遅延する1 又は複数の遅延手段を備えて入力アドレスを上記第1の期間又は第2の期間遅延し、入力アドレスを第1の期間遅延した遅延手段の出力を上記第1の制御信号によって選択して読み出しアドレスとして出力し、入力アドレスを第2の期間遅延した遅延手段の出力を上記第2の制御信号によって選択して書き込みアドレスとして出力するように構成されていることを特徴としている。

【0016】また、請求項5記載の発明は、請求項1, 2又は3記載の半導体記憶装置に係り、上記アドレス出 力手段が、入力アドレスを上記第1又は第2の期間遅延 する遅延手段を備え、入力アドレスを第1の期間遅延し で第1の制御信号によって選択して読み出しアドレスと して出力し、入力アドレスを第2の期間遅延して第2の 制御信号によって選択して書き込みアドレスとして出力 するように構成されていることを特徴としている。

【0017】また、請求項6記載の発明は、請求項1乃至5のいずれかに記載の半導体記憶装置に係り、上記第1の期間が0を含む任意のクロック期間であり、上記第2の期間が該第1の期間より所定クロック期間長い任意のクロック期間であることを特徴としている。

【0018】また、請求項7記載の発明は、請求項4, 5,又は6記載の半導体記憶装置に係り、上記各遅延手 段が、1クロック期間信号を保持するレジスタ回路を、 0を含む上記第1の期間又は第2の期間に対応する数直 列に接続してなることを特徴としている。

【0019】また、請求項8記載の発明は、請求項1又は2記載の半導体記憶装置に係り、上記制御手段が、上記第1の制御信号と第2の制御信号とが衝突する場合に、上記第2の制御信号のみを優先的に出力するように構成されていることを特徴としている。

【0020】また、請求項9記載の発明は、請求項1又は2記載の半導体記憶装置に係り、上記制御手段が、上記読み出し及び書き込みコマンド以外のコマンドに対応して発生した他の制御信号と、上記第1の制御信号又は第2の制御信号とが衝突する場合に、該他の制御信号のみを優先的に出力するように構成されていることを特徴としている。

【0021】また、請求項10記載の発明は、半導体記憶装置に係り、外部コマンドに応じてメモリ部の動作とメモリ部に対するアドレス供給とのタイミングを制御する制御手段と、該制御手段からの制御信号に応じて外部アドレス入力からメモリ部に対するアドレス出力を発生するアドレス出力手段と、上記制御手段からの動作指示に応じてメモリ部に対する書き込み動作制御信号と読み出し動作制御信号との出力を開始するカラム系制御手段とを備えた半導体記憶装置において、上記制御手段が、読み出しコマンドの入力から第1の期間後とに制御信号を発生コマンドの入力から第2の期間後とに制御信号を発生

し、読み出しコマンドの入力時と書き込みコマンドの入力時とで符号が反転する選択信号を発生するとともに、該制御信号に応じて上記カラム系制御手段に対する動作指示信号を発生し、上記アドレス入力手段が、入力アドレスを第1の期間及び第2の期間遅延して、上記選択信号に応じて、第1の期間遅延したアドレス又は第2の期間遅延したアドレスを選択して、上記制御信号で定まるタイミングで読み出しアドレス又は書き込みアドレスとして出力するように構成されていることを特徴としている。

12

【0022】また、請求項11記載の発明は、請求項10記載の半導体記憶装置に係り、上記制御手段が、外部コマンドに応じて読み出しコマンドの入力から上記第1の期間後と、書き込みコマンドの入力から上記第2の期間後とに、上記制御信号を発生する制御信号発生手段と、読み出しコマンドの入力時と書き込みコマンドの入力時とで符号が反転する選択信号を発生する選択信号発生手段とを備えたことを特徴としている。

【0023】また、請求項12記載の発明は、請求項120 Q以は11記載の半導体記憶装置に係り、上記制御手段が、上記読み出しコマンドに応じて発生した制御信号と、書き込みコマンドに応じて発生した制御信号とが衝突する場合に、上記読み出しコマンドに応じて発生した制御信号のみを優先的に出力するように構成されていることを特徴としている。

【0024】また、請求項13記載の発明は、請求項1 0,11又は12記載の半導体記憶装置に係り、上記ア ドレス出力手段が、入力アドレスを遅延する1又は複数 の遅延手段を備えて入力アドレスを上記第1の期間又は 30 第2の期間遅延し、入力アドレスを第1の期間遅延した 遅延手段の出力と、入力アドレスを第2の期間遅延した 遅延手段の出力とを上記選択信号に応じて選択した信号 を、上記制御信号のタイミングで読み出しアドレス又は 書き込みアドレスとして出力するように構成されている ことを特徴としている。

【0025】また、請求項14記載の発明は、請求項10,11又は12記載の半導体記憶装置に係り、上記アドレス出力手段が、入力アドレスを上記第1の期間又は第2の期間遅延する遅延手段を備え、入力アドレスを第401の期間遅延した信号又は入力アドレスを第2の期間遅延した信号を上記制御信号に応じて選択した出力を、上記制御信号のタイミングで読み出しアドレス又は書き込みアドレスとして出力するように構成されていることを特徴としている。

【0026】また、請求項15記載の発明は、請求項10乃至14のいずれかに記載の半導体記憶装置に係り、 上記第1の期間が0を含む任意のクロック期間であり、 上記第2の期間が第1の期間より所定クロック期間長い 任意のクロック期間であることを特徴としている。

【0027】また、請求項16記載の発明は、請求項1

3,14又は15記載の半導体記憶装置に係り、上記各 遅延手段が、1クロック期間信号を保持するレジスタ回 路を、0を含む上記第1の期間又は第2の期間に対応す る数直列に接続してなることを特徴としている。

【0028】また、請求項17記載の発明は、請求項10又は11記載の半導体記憶装置に係り、上記制御手段が、上記第1の制御信号と第2の制御信号とが衝突する場合に、上記第2の制御信号のみを優先的に出力するように構成されていることを特徴としている。

【0029】また、請求項18記載の発明は、請求項10又は11記載の半導体記憶装置に係り、上記制御手段が、上記読み出し及び書き込みコマンド以外のコマンドに対応して発生した他の制御信号と、上記第1の制御信号叉は第2の制御信号とが衝突する場合に、該他の制御信号のみを優先的に出力するように構成されていることを特徴としている。

【0030】また、請求項19記載の発明は、半導体記 憶装置に係り、外部コマンドに応じてメモリ部の動作と メモリ部に対するアドレス供給とのタイミングを制御す る制御手段と、該制御手段からの制御信号に応じて外部 アドレス入力からメモリ部に対するアドレス出力を発生 するアドレス出力手段と、上記制御手段からの動作指示 に応じてメモリ部に対する書き込み動作制御信号と読み 出し動作制御信号との出力を開始するカラム系制御手段 とを備えた半導体記憶装置において、上記制御手段が、 読み出しコマンドの発生時第1の制御信号を発生すると ともに、該読み出しコマンドの発生から第1の期間後に 第2の制御信号を発生し、書き込みコマンドの発生時第 3の制御信号を発生するとともに、該書き込みコマンド の発生から第2の期間後に第4の制御信号を発生し、該 第2の制御信号と第4の制御信号とに応じて上記カラム 系制御手段に対する動作指示信号を発生し、上記アドレ ス出力手段が、第1の制御信号に応じて入力アドレスを ラッチして第2の制御信号に応じて読み出しアドレスと して出力し、第3の制御信号に応じて入力アドレスをラ ッチして第4の制御信号に応じて書き込みアドレスとし て出力するように構成されていることを特徴としてい

【0031】また、請求項20記載の発明は、請求項19記載の半導体記憶装置に係り、上記制御手段が、外部コマンドに応じて、読み出しコマンドの入力時、上記第1の制御信号を発生する第1の信号発生手段と、外部コマンドに応じて、書き込みコマンドの入力時、上記第3の制御信号を発生する第2の信号発生手段と、外部コマンドに応じて、書き込みコマンドの入力時、上記第3の制御信号を発生する第3の信号発生手段と、外部コマンドに応じて、該書き込みコマンドの発生時から第2の期間後に上記第4の制御信号を発生する第4の信号発生手段とを備えていることを特徴としている。

【0032】また、請求項21記載の発明は、請求項19又は20記載の半導体記憶装置に係り、上記制御手段が、上記第2の制御信号と第4の制御信号とが衝突する場合に、上記第2の制御信号のみを優先的に出力するように構成されていることを特徴としている。

14

【0033】また、請求項22記載の発明は、請求項19,20又は21記載の半導体記憶装置に係り、上記アドレス出力手段が、入力アドレスを上記第1の制御信号によってラッチして第2の制御信号に応じて読み出しア10ドレスとして出力する第1の遅延手段と、入力アドレスを上記第3の制御信号に応じてラッチして第4の制御信号に応じて書き込みアドレスとして出力する第2の遅延手段とを備えたことを特徴としている。

【0034】また、請求項23記載の発明は、請求項22記載の半導体記憶装置に係り、上記アドレス出力手段が、上記第1の遅延手段と第2の遅延手段とをそれぞれ1又は複数個備え、任意の遅延手段によって読み出しアドレス及び/又は書き込みアドレスを出力するように構成されていることを特徴としている。

20 【0035】また、請求項24記載の発明は、請求項2 2記載の半導体記憶装置に係り、上記アドレス出力手段 が、入力アドレスをその発生ごとにラッチする上記第1 の遅延手段または第2の遅延手段を備え、上記第2の制 御信号又は第4の制御信号に応じて、読み出しアドレス 又は書き込みアドレスを出力するように構成されている ことを特徴としている。

【0036】また、請求項25記載の発明は、請求項19乃至24のいずれかに記載の半導体記憶装置に係り、上記第1の期間が0を含む任意のクロック期間であり、上記第2の期間が該第1の期間より長い任意のクロック期間であることを特徴としている。

【0037】また、請求項26記載の発明は、請求項22万至25のいずれかに記載の半導体記憶装置に係り、上記各遅延手段が、上記第1の制御信号又は第2の制御信号によって入力信号をラッチし又は入力信号をその発生ごとにラッチして、上記第3又は第4の制御信号に応じてラッチした信号を出力するラッチ回路からなることを特徴としている。

【0038】また、請求項27記載の発明は、請求項1 40 9又は20記載の半導体記憶装置に係り、上記制御手段 が、上記第2の制御信号と第4の制御信号とが衝突する 場合に、上記第4の制御信号のみを優先的に出力するよ うに構成されていることを特徴としている。

【0039】また、請求項28記載の発明は、請求項19又は20記載の半導体記憶装置に係り、上記制御手段が、上記読み出し及び書き込みコマンド以外のコマンドに対応して発生した他の制御信号と、上記第2の制御信号叉は第4の制御信号とが衝突する場合に、該他の制御信号のみを優先的に出力するように構成されていることを特徴としている。

【0040】請求項29記載の発明は、半導体記憶装置 に係り、外部コマンドに応じてメモリ部の動作とメモリ 部に対するアドレス供給とのタイミングを制御する制御 手段と、該制御手段からの制御信号に応じて外部アドレ ス入力からメモリ部に対するアドレス出力を発生するア ドレス出力手段と、上記制御手段からの動作指示に応じ てメモリ部に対する書き込み動作制御信号と読み出し動 作制御信号との出力を開始するカラム系制御手段とを備 えた半導体記憶装置において、上記制御手段が、読み出 しコマンドの発生時、第1の制御信号を発生するととも に、該読み出しコマンドの発生から第1の期間後に第2 の制御信号を発生し、書き込みコマンドの発生時、第3 の制御信号を発生するとともに、該書き込みコマンドの 発生から第2の期間後に第4の制御信号を発生し、さら に該第2の制御信号及び第4の制御信号の発生時、第5 の制御信号を発生し、該第2の制御信号と第4の制御信 号とに応じて上記カラム系制御手段に対する動作指示信 号を発生し、上記アドレス出力手段が、上記第1の制御 信号に応じて入力アドレスをラッチして第2の制御信号 に応じて信号保持手段に保持し、第3の制御信号に応じ て入力アドレスをラッチして第4の制御信号に応じて上 記信号保持手段に保持して、上記第5の制御信号に応じ て該信号保持手段に保持されたアドレスを読み出しアド レス又は書き込みアドレスとして出力するように構成さ れていることを特徴としている。

【0041】また、請求項30記載の発明は、請求項29記載の半導体記憶装置に係り、上記制御手段が、外部コマンドに応じて読み出しコマンドの発生時、上記第1の制御信号を発生する第1の信号発生手段と、外部コマンドに応じて該読み出しコマンドの発生から上記第1の期間後に、上記第2の制御信号を発生する第2の信号発生時、上記第3の制御信号を発生する第3の信号発生手段と、外部コマンドに応じて該書き込みコマンドの発生から上記第2の期間後に、上記第4の制御信号を発生する第4の信号発生手段と、該第2の制御信号を発生する第4の制御信号発生時とに第5の制御信号を発生する第6の信号発生手段とを備えていることを特徴としている。

【0042】また、請求項31記載の発明は、請求項29又は30記載の半導体記憶装置に係り、上記制御手段が、上記第2の制御信号と第4の制御信号とが衝突する場合に、上記第2の制御信号のみを優先的に出力するように構成されていることを特徴としている。

【0043】また、請求項32記載の発明は、請求項29,30又は31記載の半導体記憶装置に係り、上記アドレス出力手段が、入力アドレスを上記第1の制御信号によってラッチして第2の制御信号に応じて出力する第1の遅延手段と、入力アドレスを上記第3の制御信号に応じてラッチして第4の制御信号に応じて出力する第2の遅延手段とを備え、該第1の遅延手段又は第2の遅延

手段からの出力によって、上記第5の制御信号のタイミングで読み出しアドレス又は書き込みアドレスを出力するように構成されていることを特徴としている。

16

【0044】また、請求項33記載の発明は、請求項32記載の半導体記憶装置に係り、上記アドレス出力手段が、上記第1の遅延手段と第2の遅延手段とをそれぞれ1又は複数個備え、任意の遅延手段の出力によって読み出しアドレス及び/又は書き込みアドレスを出力するように構成されていることを特徴としている。

10 【0045】また、請求項34記載の発明は、請求項3 2記載の半導体記憶装置に係り、上記アドレス出力手段 が、入力アドレスをその発生ごとにラッチする上記第1 の遅延手段又は第2の遅延手段を備え、上記第2の制御 信号又は第4の制御信号に応じて、読み出しアドレス又 は書き込みアドレスを出力するように構成されているこ とを特徴としている。

【0046】また、請求項35記載の発明は、請求項29乃至34のいずれかに記載の半導体記憶装置に係り、 上記第1の期間が0を含む任意のクロック期間であり、 上記第2の期間が該第1の期間より所定クロック期間長い任意のクロック期間であることを特徴としている。

【0047】また、請求項36記載の発明は、請求項32乃至35のいずれかに記載の半導体記憶装置に係り、上記各遅延手段が、上記第1の制御信号又は第2の制御信号によって入力信号をラッチし又は入力信号をその発生ごとにラッチして、上記第3の制御信号又は第4の制御信号に応じてラッチした信号を出力するラッチ回路からなることを特徴としている。

【0048】また、請求項37記載の発明は、請求項2 9又は30記載の半導体記憶装置に係り、上記制御手段 が、上記第2の制御信号と第4の制御信号とが衝突する 場合に、上記第4の制御信号のみを優先的に出力するよ うに構成されていることを特徴としている。

【0049】また、請求項38記載の発明は、請求項2 9又は30記載の半導体記憶装置に係り、上記制御手段 が、上記読み出し及び書き込みコマンド以外のコマンド に対応して発生した他の制御信号と、上記第2の制御信 号叉は第4の制御信号とが衝突する場合に、該他の制御 信号のみを優先的に出力するように構成されていること 40 を特徴としている。

[0050]

【作用】この発明の構成では、半導体記憶装置において、外部コマンドに応じてメモリ部の動作とメモリ部に対するアドレス供給とのタイミングを制御する制御手段が、書き込みコマンドの入力から第1の期間後に第1の制御信号を発生し、読み出しコマンドの入力から第2の期間後に第2の制御信号を発生するとともに、第1の制御信号と第2の制御信号とに応じてカラム系制御手段に対する動作指示信号を発生し、制御手段からの制御信号に応じて外部アドレス入力からメモリ部に対するアドレ

ス出力を発生するアドレス出力手段が、入力アドレスを 第1の期間及び第2の期間遅延して、第1の制御信号に 応じて第1の期間遅延したアドレスを書き込みアドレス として出力し、第2の制御信号に応じて第2の期間遅延したアドレスを読み出しアドレスとして出力するととして したアドレスを読み出しアドレスとして出力するとに、 カラム系制御手段が、制御手段からの動作指示には する書き込み動作制御信号と応じてメモリ部に対する書き込み動作制御信号との出力を開始するようにしたので、 でメモリ部に対する書き込み動作制ので、で でメモリ部に対する書き込み動作制ので、 でメモリ部に対する書き込み動作制ので、 でメモリ部に対するようにしたので、 でメモリ部に対応したアドレスの選択出力とを、 コマンドの種別に対応したアドレスの選択出力とを、 コマンドの種別に対応したアドレスの選択出力とを、 コマンドの種別に対応したアドする ことができるとともに、 多種多様なアドレス力とる で と、アドレス出力タイミングの設定とを行うことができる。

17

【0051】また、この発明の別の構成では、半導体記 憶装置において、外部コマンドに応じてメモリ部の動作 とメモリ部に対するアドレス供給とのタイミングを制御 する制御手段が、書き込みコマンドの入力から第1の期 間後と、読み出しコマンドの入力から第2の期間後とに 制御信号を発生し、書き込みコマンドの入力時と読み出 しコマンドの入力時とで符号が反転する選択信号を発生 するとともに、制御信号に応じてカラム系制御手段に対 する動作指示信号を発生し、制御手段からの制御信号に 応じて外部アドレス入力からメモリ部に対するアドレス 出力を発生するアドレス出力手段が、入力アドレスを第 1の期間及び第2の期間遅延して、選択信号に応じて、 第1の期間遅延したアドレス又は第2の期間遅延したア ドレスを選択して、制御信号で定まるタイミングで書き 込みアドレス又は読み出しアドレスとして出力するとと もに、カラム系制御手段が、制御手段からの動作指示に 応じてメモリ部に対する書き込み動作制御信号と読み出 し動作制御信号との出力を開始するようにしたので、複 数のアドレスの保持と、コマンドの種別に対応したアド レスの選択出力とを、十分な動作マージンをもって、実 行することができるとともに、多種多様なアドレス入力 をもつ半導体記憶装置において、フレキシブルなアドレ ス選択と、アドレス出力タイミングの設定とを行うこと ができる。

【0052】また、この発明のさらに別の構成では、半 導体記憶装置において、外部コマンドに応じてメモリ部 の動作とメモリ部に対するアドレス供給とのタイミング を制御する制御手段が、書き込みコマンドの発生時、第 1の制御信号を発生するとともに、書き込みコマンドの 発生から第1の期間後に第2の制御信号を発生し、読み 出しコマンドの発生時、第3の制御信号を発生するとと もに、読み出しコマンドの発生から第2の期間後に第4 の制御信号を発生し、第2の制御信号と第4の制御信号 とに応じてカラム系制御手段に対する動作指示信号を発 生し、制御手段からの制御信号に応じて外部アドレス入 力からメモリ部に対するアドレス出力を発生するアドレ ス出力手段が、第1の制御信号に応じて入力アドレスをラッチして、第2の制御信号に応じて入力アドレスをとして出力し、第3の制御信号に応じて入力アドレスをラッチして、第4の制御信号に応じて読み出しアドレスとして出力するとともに、カラム系制御手段が、制御手段からの動作指示に応じてメモリ部に対する書き込み動作制御信号と読み出し動作制御信号との出力を開始するようにしたので、複数のアドレスの保持と、コマンドの種別に対応したアドレスの選択出力とを、十分な動作マージンをもって、実行することができるとともに、多種なアドレス入力をもつ半導体記憶装置において、フレキシブルなアドレス選択と、アドレス出力タイミングの設定とを行うことができ、さらに取り込まれたアドレス入力を任意の順番に並べ替えることができる。

【0053】また、この発明のさらに別の構成では、半

導体記憶装置において、外部コマンドに応じてメモリ部 の動作とメモリ部に対するアドレス供給とのタイミング を制御する制御手段が、書き込みコマンドの発生時、第 1の制御信号を発生するとともに、書き込みコマンドの 発生から第1の期間後に第2の制御信号を発生し、読み 出しコマンドの発生時、第3の制御信号を発生するとと もに、読み出しコマンドの発生から第2の期間後に第4 の制御信号を発生し、第2の制御信号と第4の制御信号 の発生時、第5の制御信号を発生し、さらに第2の制御 信号と第4の制御信号とに応じてカラム系制御手段に対 する動作指示信号を発生し、制御手段からの制御信号に 応じて外部アドレス入力からメモリ部に対するアドレス 出力を発生するアドレス出力手段が、第1の制御信号に 応じて入力アドレスをラッチして、第2の制御信号に応 じて信号保持手段に保持し、第3の制御信号に応じて入 カアドレスをラッチして、第4の制御信号に応じて信号 保持手段に保持して、第5の制御信号に応じて信号保持 手段に保持されたアドレスを書き込みアドレス又は読み 出しアドレスとして出力するとともに、カラム系制御手 段が、制御手段からの動作指示に応じてメモリ部に対す る書き込み動作制御信号と読み出し動作制御信号との出 力を開始するようにしたので、複数のアドレスの保持 と、コマンドの種別に対応したアドレスの選択出力と を、十分な動作マージンをもって、実行することができ るとともに、多種多様なアドレス入力をもつ半導体記憶 装置において、フレキシブルなアドレス選択と、アドレ ス出力タイミングの設定とを行うことができ、さらに、 取り込まれたアドレス入力を任意の順番に並べ替えるこ とができる。

[0054]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態について説明する。説明は、実施例を用い て具体的に行う。

◇第1実施例

50 図1は、この発明の第1実施例である半導体記憶装置の

全体的構成を示すブロック図、図2は、同半導体記憶装置のライト時の動作を説明するタイミングチャート、図3は、同半導体記憶装置のリード時の動作を説明するタイミングチャートである。この例の半導体記憶装置は、図1に示すように、メモリセルアレイ1、2と、ワードドライバ3、4と、DIN/DOUT回路5A、6Aと、ライトアンプ7、8と、センスアンプ9、10、11、12と、カラムデコーダ13、14と、コマンドデータ15Aと、バーストカウンタ16Aと、カラム系コントロール回路17Aとから概略構成されている。

19

【0055】この第1実施例の構成が、上述した従来例の構成(図50)と大きく異なるところは、図1に示すように、DIN/DOUT回路5A,6Aがデータストローブ信号DSの入力を有する点と、コマンドデコーダ15Aが、DDRモード信号MDDDRの入力を有するとともに、アドレス制御信号YAL、YALWの出力を有する点と、カラム系コントロール回路17Aが、DDRモード信号MDDDRの入力を有する点である。これら以外の点では、従来例とほぼ同様であるので、図1においては、図50の構成部分と同一の各部には、同一の符号を付して、その説明を省略し又は簡略化するものとする。

【0056】DIN/DOUT回路5A, 6Aは、デー タストローブ信号DSのタイミングでデータ入力DQを ラッチしたのち、ラッチされたデータを、クロック信号 のタイミングでラッチし直して、データ出力RWBS, RWBS* を出力し、又は、データ入力RWBS, R WBS* をクロック信号のタイミングでラッチしたの ち、ラッチしたデータを、データストローブ信号のタイ ミングでラッチし直して、データ出力DQを発生する。 コマンドデコーダ15Aは、DDR-SDRAMの場合 は、DDRモード信号MDDDRがハイレベルになるこ とによって、外部コマンド信号CSB, RASB, CA SB, WEB及びクロック信号CLKに応じて、内部コ マンド信号であるリードライトコマンドRWCMD(又 は動作指示信号、以下省略)と、アドレス制御信号YA L, YALW, NYALを発生するとともに、データ入 出力周期がクロック周期と等しいSDR-SDRAM

(Single Data Rate-Synchronous Dynamic Random Access Memory) の場合は、DDRモード信号MDDDRがロウレベルになることによって、図50に示された従来例の場合と同様の動作を行う。

【0057】バーストカウンタ16Aは、例えば8ビットからなるアドレス入力(IA0~IAj)に対して、アドレス制御信号YAL又はYALWによって定まるタイミングでアドレス出力を発生したのち、アドレス制御信号NYALの発生ごとに、順次、+2したアドレス出力を発生する処理を、1クロックごとに所定バースト長(例えばワード長)に対応する期間繰り返して行う。カラム系コントロール回路17Aは、DDRモード信号M

DDDRと、コマンドデコーダ15AからのリードライトコマンドRWCMDと、パーストカウンタ16Aのアドレス出力とに応じて、DIN/DOUT回路5A,6Aに対して、書き込み動作制御信号W0,W1又は読み出し動作制御信号R0,R1を出力する。

【0058】次に、図1及び図2を参照して、この例の 半導体記憶装置のライト時の動作を説明する。コマンド 入力CMDにライトコマンドW CMDが入力されたと き、DIN/DOUT回路5A,6Aには、クロック信 9とのタイミング差を示す規格 t DQSSが、所定範囲 内になるように、クロック周期でデータストローブ信号 DSが入力される。いま、データストローブ信号DSの 立ち上がり、立ち下がりに対応して、データ入力DQと してD0,D1,D2,D3が入力されたとする。この とき、コマンドデコーダ15Aから所定期間(例えばコ マンド入力から2クロック)後に、リードライトコマン ドRWCMDが出力されるのに応じて、カラム系コント ロール回路17Aから書き込み動作制御信号W0,W1 が出力される。

【0059】一方、CPUからのアドレスA0~Aj (8ビット) の指定に応じて、アドレス入力IA0~I Ajが発生すると、コマンドデコーダ15Aからのアド レス制御信号YALWに応じて、バーストカウンタ16 AからアドレスYPO~YPjが出力され、次に、1ク ロック後にアドレス制御信号NYALに応じて、バース トカウンタ16AからアドレスΥΡ0~ΥΡjに+2し たアドレスが出力される。このとき、DIN/DOUT 回路5A、6Aから、書き込み動作制御信号W0, W1 に応じて、データ出力RWBS, RWBS* として、 偶数番目のデータD0と奇数番目のデータD1が出力さ れ、ライト回路 7、8 から書き込み入力 IO、IO* として、DO, D1が出力されて、アドレスYPO~Y Piによって定まるカラムセレクト線CSLO、CSL 1のメモリセルに書き込まれる。さらに、次の書き込み 動作制御信号WO、W1に応じて、データ出力RWB S, RWBS* として、データD2, D3が出力さ れ、書き込み入力 IO, IO* として、データD2, D3が出力されて、アドレスΥРО~ΥРј (+2) によ って定まるカラムセレクト線CSL2, CSL3のメモ 40 リセルに書き込まれる。

【0060】次に、図1及び図3を参照して、この例の 半導体記憶装置のリード時の動作を説明する。コマンド 入力CMDがリードコマンドR CMDであって、CP UからのアドレスA0~Ajの指定に応じて、アドレス 入力1A0~IAjが発生すると、コマンドデコーダ1 5Aからのアドレス制御信号YALに応じて、バースト カウンタ16AからアドレスYP0~YPjが出力さ れ、次に1クロック後にアドレス制御信号NYALに応 じて、バーストカウンタ16AからアドレスYP0~Y 50 Pjに+2したアドレスが出力される。これによって、

上がりに対応する1ショットパルスとなる。

アドレスΥΡΟ~ΥΡϳによって定まるカラムセレクト 線CSLO, CSL1から、読み出しデータIO, IO * としてデータQ0,Q1が出力され、アドレスYP 0~YPj (+2)によって定まるカラムセレクト線C SL2, CSL3からデータQ2, Q3が出力される。 【0061】一方、カラムコントロール回路17Aは、 て、データQ0、Q1及びQ2、Q3が出力されるの で、DIN/DOUT回路5A, 6Aは、出力指定タイ 1, Q2, Q3を出力する。

リードライトコマンドRWCMDに応じて、読み出し動 作制御信号RO, R1を1クロックごとに出力し、これ によって、読み出しデータRWBS, RWBS* とし ミングである2. 5クロック後 (CLT=2. 5) に出 力される、タイミング信号DQSの立ち上がりと立ち下 がりに対応して、読み出しデータDQとして、Q0,Q 【0062】次に、図4乃至図9を参照して、この例に

おけるコマンドデコーダ15Aの構成例とその動作につ いて説明する。図4は、コマンドデコーダの構成例 (1) を示し、(a) は回路構成図、(b) は動作タイ ミングチャートである。この例のコマンドデコーダは、 図4 (a) に示すように、コマンドラッチ回路CML と、アンド回路AL1, AL2, AL3, AL4, AL 5と、オア回路OL1と、フリップフロップFF1, F F2と、遅延素子DL1とから構成されている。

【0063】コマンドラッチ回路CMLは、半導体記憶 装置の外部コマンド信号CSB(コマンドセレクトバ ー), RASB (ラスバー), CASB (カスパー), WEB (ライトイネーブルバー) を受けて、クロックC LKに同期してデコードして、内部コマンド信号CS (コマンドセレクト), RAS (ラス), CAS (カ ス) WE (ライトイネーブル)を出力する。アンド回路 AL1は、コマンド信号CSによってコマンド選択を指 示され、コマンド信号RASによってローアドレス選択 を指示されず、コマンド信号CASによってカラムアド レス選択が指示されたとき、出力がハイレベルになるの で、コマンド信号WEがハイレベルのとき(データ書き 込み時)、アンド回路AL3の出力Bがハイレベルにな り、コマンド信号WEがロウレベルのとき(データ読み 出し時)、アンド回路AL2の出力Aがハイレベルにな る。

【0064】これによって、アンド回路AL4から直ち にアドレス制御信号YALが出力され、フリップフロッ プFF1, FF2を経て、2クロック(DDL SDR AMの規格に対応する)遅れて、アンド回路 AL 5から アドレス制御信号YALWが出力されるとともに、オア 回路OL1を経て、アドレス制御信号YAL, YALW に同期してリードライトコマンドRWCMDが出力され る。この際、アドレス制御信号YAL, YALWは、遅 延素子DL1によってクロック信号CLKを遅延させる ことによって、リードライトコマンドRWCMDの立ち

【0065】図4(b)は、この例のコマンドデコーダ の動作例を示している。ライトコマンドWの入力によっ て、出力Bが発生し、2クロック遅れて出力Dが発生し て、オア回路OL1を経てリードライトコマンドRWC MDが出力されるとともに、アドレス制御信号YALW が出力される。また、リードコマンドRの出力によっ て、出力Aが発生し、直ちにリードライトコマンドRW CMDが出力されるとともに、アドレス制御信号YAL 10 が出力される。

【0066】図5は、コマンドデコーダの構成例(2) を示し、(a)は回路構成図、(b)は動作タイミング チャートである。この例のコマンドデコーダは、図5 (a) に示すように、コマンドラッチ回路CMLと、ア ンド回路AL1, AL2, AL3, AL4, AL5, A L6と、オア回路OL1と、フリップフロップFF1, FF2と、遅延素子DL1, DL2とから構成されてい

【0067】この例のコマンドデコーダは、図4に示さ 20 れたコマンドデコーダと比べて、アンド回路AL2の出 カAと、出力Aを遅延素子DL2を経て遅延した信号と による、アンド回路AL6の出力Cを、フリップフロッ プFF2のリセット入力Rに接続した点が異なってい る。これによって、ライトコマンドの入力から2クロッ ク以内にリードコマンドが入力されたときは、アンド回 路AL2の出力AとフリップフロップFF2の出力Dと が同時にハイレベルになって、アドレス制御信号YA L. YALWが同時に出力されることはない。図5の構 成では、このような場合、アドレス制御信号YALが出 30 力されて、リードコマンドによるデータの読み出しが優 先的に行われるが、アドレス制御信号YALWは出力さ れず、ライトコマンドによる書き込み動作が行われない ので、読み出しアドレスと書き込みアドレスとの衝突に よる、データの破壊が防止される。

【0068】図6は、コマンドデコーダの構成例(3) を示し、(a)は回路構成図、(b)は動作タイミング チャートである。この例のコマンドデコーダは、図6 (a) に示すように、コマンドラッチ回路CMLと、ア ンド回路AL1, AL2, AL3, AL4, AL5, A 40 L6, AL7と、オア回路OL1と、フリップフロップ FF1と、遅延素子DL1, DL2とから構成されてい る。

【0069】この例のコマンドデコーダは、図5に示さ れたコマンドデコーダと異なり、コマンドラッチ回路C MLのコマンド信号WEがハイレベルで、DDR-SD RAM時のモードを指定する外部コマンド信号MDDD Rがハイレベルのとき、アンド回路AL7の出力がハイ レベルになることによって、リードコマンドによるアド レス制御信号YALの出力は直ちに行われるが、ライト 50 コマンドによるアドレス制御信号YALWの出力が遅れ

て行われる、DDR-SDRAM対応の動作が行われる。この例では、フリップフロップが1段なので、DDR-SDRAM対応の動作時、ライトコマンドによるアドレス制御信号YALWの出力が、1クロック遅れて行われる。

【0070】図6(b)は、この例のコマンドデコーダ の動作例を示している。ライトコマンドWの入力によっ て、出力Bが発生し、1クロック遅れて出力Dが発生し て、オア回路OL1を経てリードライトコマンドRWC MDが出力されるとともに、アドレス制御信号YALW が出力される。また、リードコマンドRの入力によっ て、出力Aが発生し、オア回路OL1を経てリードライ トコマンドRWCMDが出力されるとともに、アドレス 制御信号YALが出力される。ライトコマンドWから1 クロック後にリードコマンドRが入力されたときは、出 力Bに続いて出力Aが発生するが、出力Cの発生によっ てフリップフロップFF1がリセットされるので、出力 Dは発生せず、従って、ライトコマンドWに基づいてリ ードライトコマンドRWCMDとアドレス制御信号YA LWは出力されない。一方、リードコマンドRによる出 カAに基づいて、リードライトコマンドRWCMDとア ドレス制御信号YALが出力される。

【0071】図7は、コマンドデコーダの構成例(4)を示し、(a)は回路構成図、(b)は動作タイミングチャートである。この例のコマンドデコーダは、図7(a)に示すように、コマンドラッチ回路CMLと、アンド回路AL1、AL2、AL3、AL4、AL5、AL6、AL7と、オア回路OL1と、フリップフロップFF1、FF2と、遅延素子DL1、DL2とから構成されている。

【0072】この例のコマンドデコーダは、図6に示されたコマンドデコーダと比べて、フリップフロップが2段なので、DDR-SDRAM対応の動作時、ライトコマンドによるリードライトコマンドRWCMDとアドレス制御信号YALWの出力が、2クロック遅れて行われる。また、ライトコマンドWから2クロック後又は1クロック後にリードコマンドRが入力されたときは、ライトコマンドWに基づいてリードライトコマンドRWCMDとアドレス制御信号YALWは出力される。

【0073】図8は、コマンドデコーダの構成例(5)を示し、(a)は回路構成図、(b)は動作タイミングチャートである。この例のコマンドデコーダは、図8(a)に示すように、コマンドラッチ回路CMLと、アンド回路AL1、AL2、AL3、AL4、AL5、AL6、AL7と、オア回路OL1と、n(nは任意の自然数)段のフリップフロップFF1、…、FFnと、遅延素子DL1、DL2とから構成されている。

【0074】この例のコマンドデコーダは、図7に示さ

24

れたコマンドデコーダと比べて、フリップフロップが任 意のn段なので、DDR-SDRAM対応の動作時、ラ イトコマンドによるリードライトコマンドRWCMDと アドレス制御信号YALWの出力が、n(図中ではn= 3) クロック遅れて行われる。この場合も、ライトコマ ンドWから2クロック後又は1クロック後にリードコマ ンドRが入力されたときは、ライトコマンドWに基づい てリードライトコマンドRWCMDとアドレス制御信号 YALWは出力されないが、リードコマンドRに基づい 10 てリードライトコマンドRWCMDとアドレス制御信号 YALが出力される。なお、入力されたコマンドの順番 に対して、リードコマンド、ライトコマンドに対応する アドレス制御信号YAL、YALWの出力順番を入れ替 えることを望まない仕様の場合には、図示したフリップ フロップFF1, …, FFnのすべてにリセット信号を 入力することによって、リードライトコマンドRWCM Dの出力とアドレスの出力とをインターラプトすること ができる。また、DDR-SDRAMの仕様のよう に、"連続したコマンドが入力された場合に、後から入 力されたコマンドによって、先に入力されたライトコマ ンド叉はリードコマンドをインターラプトする"とき は、フリップフロップFF1, …, FFnのすべてにリ セット信号を入力することによって、上述の仕様をみた すことができる。

【0075】図9は、コマンドデコーダの構成例(6)を示し、(a)は回路構成図、(b)は動作タイミングチャートである。この例のコマンドデコーダは、図9(a)に示すように、コマンドラッチ回路CMLと、アンド回路AL1、AL2、AL3、AL4、AL5、A30L6、AL7、AL8と、オア回路OL1と、フリップフロップFF1、FF2、FF3と、遅延素子DL1、DL2、DL3とから構成されている。

【0076】この例のコマンドデコーダは、図7に示されたコマンドデコーダと比べて、アンド回路AL2の出力Aとオア回路OL1の入力間に、フリップフロップFF3を有し、アンド回路AL3の出力Bから遅延素子DL3、アンド回路AL8を経て、フリップフロップFF3のリセット入力Rを供給するように構成されている点が異なっている。これによって、単独のライトコマンド40入力時には、2クロック遅れてリードライトコマンドRWCMDとアドレス制御信号YALが出力されるととれてリードライトコマンドRWCMDとアドレス制御信号YALが出力される。

【0077】この場合は、ライトコマンドから3クロック以上後に、リードコマンドが入力されても、ライトコマンドによってアドレス制御信号YALWが出力されて、ライトコマンドによるデータの書き込みが行われるが、ライトコマンドから2クロック以内後にリードコマンドが入力されたときは、アンド回路AL6の出力Cに

よってフリップフロップFF2がリセットされるので、 リードコマンドが優先される。しかしながら、リードコ マンドの入力から1クロック以内にライトコマンドが入 力されたときは、アンド回路AL8の出力によって、フ リップフロップFF3がリセットされるので、アドレス 制御信号YALが発生せず、従ってリードコマンドによ るデータの読み出しは行われない。一方、ライトコマン ドから1クロック後にリードコマンドが入力されたが、 その後ライトコマンドが入力されなかったときは、リー て、リードコマンドによるデータの読み出しが行われ る。

【0078】次に、この例におけるバーストカウンタ1 6 Aの構成例とその動作について説明する。図10は、 バーストカウンタ中におけるアドレスセレクタ回路の構 成例を示す図、図11,図12は、バーストカウンタの 構成例を示す図、図13、図14、図15、図16、図 17、図18は、同バーストカウンタの動作例を示すタ イミングチャートである。

【0079】図10において、(a)はアドレスセレク タ回路の原理的構成を示したものであって、スイッチS W11、SW12からなる構成が示されている。この例 の構成では、アドレス制御信号YAL又はYALWの入 力に応じてオン、オフを制御されるスイッチSW11、 SW12が、アドレス制御信号YAL又はYALWがハ イレベルになったとき、対応する入力I1又はI2を出 力する。

【0080】図10(b)はアドレスセレクタ回路の具 体的構成例(1)を示したものであって、ゲート回路G 11, G12と、インバータINV11, INV12と を備えたセレクタ回路SELと、バーストカウンタ回路 BCとからなる構成が示されている。この例の構成で は、アドレス制御信号YAL又はYALWの入力に応じ てオン,オフを制御される、切り替えゲート回路G11 とインバータINV11及び切り替えゲート回路G12 とインバータINV12によって、アドレス制御信号Y AL又はYALWがハイレベルになったとき、対応する 入力 I 1 又は I 2 を、バーストカウンタ回路 B C に出力 し、これによって、バーストカウンタ回路BCは、アド レス出力の動作を開始する。

【0081】図10(c)はアドレスセレクタ回路の具 体的構成例(2)を示したものであって、ナンド回路N A11, NA12, NA13からなる構成が示されてい る。この例の構成では、アドレス制御信号YALと入力 I1又はYALWと入力I2がハイレベルになったと き、ナンド回路NA11又はNA12の出力がロウレベ ルになり、ナンド回路NA11, NA12のいずれかー 方または両方の出力がロウレベルになったとき、ナンド 回路NA13の出力がハイレベルになることによって、 アドレス制御信号YAL又はYALWに対応して入力Ⅰ

1又は I 2が出力される。

【0082】図11において、(a), (b), (c) は、それぞれパーストカウンタの構成例を示している。 図11(a)に示された例は、入力バッファBUFと、 レジスタ回路REG11, REG12と、アドレスセレ クタ回路AS1と、バーストカウンタ回路BC1とから 構成されている。レジスタ回路REG11, REG12 は、入力バッファBUFからのアドレス入力IAjを、 クロック信号 o に応じて、1クロックずつ遅延して出力 ドコマンドによってアドレス制御信号YALが出力され 10 する。アドレスセレクタ回路AS1は、アドレス制御信 号YAL又はYALWに応じて、入力バッファBUFの 出力又はレジスタ回路REG12の出力を選択して、バ ーストカウンタ回路BC1に入力する。これによって、 バーストカウンタ回路BC1は、アドレス制御信号YA Lに応じてアドレス入力IAjの入力後直ちに、又はア ドレス制御信号YALWに応じてアドレス入力IAjの 入力から2クロック後にアドレスを出力して、バースト カウンタ回路BC1のアドレス出力YPj発生の動作を 開始させる。

26

【0083】図11(b)に示された例は、入力バッフ ァBUFと、レジスタ回路REG11と、アドレスセレ クタ回路AS1と、バーストカウンタ回路BC1とから 構成されている。この例では、図11(a)に示された 例と比べて、レジスタ回路が1段少ないので、アドレス セレクタ回路AS1は、アドレス制御信号YALに応じ てアドレス入力 I A j の入力後直ちに、又はアドレス制 御信号YALWに応じてアドレス入力IAjの入力から 1クロック後に、バーストカウンタ回路BC1のアドレ ス出力YPj発生の動作を開始させる。

【0084】図11 (c) に示された例は、入力バッフ ァBUFと、レジスタ回路REG11, REG12, R EG13と、アドレスセレクタ回路AS1と、バースト カウンタ回路BC1とから構成されている。この例で は、図11(a)に示された例と比べて、レジスタ回路 REG13を有しているので、アドレスセレクタ回路A S1は、アドレス制御信号YALに応じてアドレス入力 IAjの入力から1クロック遅れて、又はアドレス制御 信号YALWに応じてアドレス入力IAjの入力から2 クロック後に、バーストカウンタ回路BC1のアドレス 40 出力 Y P j 発生の動作を開始させる。

【0085】図12において、(a), (b), (c) は、それぞれバーストカウンタの構成例を示している。 図12(a)に示された例は、入力バッファBUFと、 レジスタ回路REG1、REG12と、アドレスセレク 夕回路AS1と、バーストカウンタ回路BC1とから構 成されている。この例では、レジスタ回路REG11の 出力とレジスタ回路REG12の出力とを、アドレスセ レクタ回路ASの入力としているので、アドレスセレク 夕回路AS1は、アドレス制御信号YALに応じてアド 50 レス入力 I A j の入力から1クロック遅れて、又はアド 27

レス制御信号YALWに応じてアドレス入力IAjの入力から2クロック後に、バーストカウンタ回路BClのアドレス出力YPj発生の動作を開始させる。

【0086】図12(b)に示された例は、入力バッフ アBUFと、m (mは任意の自然数)段のレジスタ回路 REG111, …, REG11m及びn (nは任意の自 然数) 段のレジスタ回路REG121, …, REG12 nと、アドレスセレクタ回路AS1と、バーストカウン 夕回路BC1とから構成されている。この例では、レジ スタ回路REG111, …, REG11mは、入力バッ ファBUFの出力をmクロック遅延させ、レジスタ回路 REG121, …, REG12nは、入力パッファBU Fの出力をnクロック遅延させる。アドレスセレクタ回 路AS1は、アドレス制御信号YALに応じてレジスタ 回路REG11mの出力を選択することによって、アド レス入力IAiの入力からmクロック遅れてバーストカ ウンタ回路BC1の動作を開始させ、又は、アドレス制 御信号YALWに応じてレジスタ回路REG12nの出 力を選択することによって、アドレス入力IAjの入力 からnクロック遅れて、バーストカウンタ回路BC1の アドレス出力ΥΡі発生の動作を開始させる。

【0087】図12(c)に示された例は、入力バッフ ァBUFと、m(mは任意の自然数)段のレジスタ回路 REG111, …, REG11mと、n (nは任意の自 然数) 段のレジスタ回路REG121, …, REG12 nと、p(pは任意の自然数)段のレジスタ回路REG 131, …, REG13pと、以下図示されない任意の 複数行の任意の複数段のレジスタ回路と、アドレスセレ クタ回路AS1と、バーストカウンタ回路BC1とから 構成されている。この例の構成では、レジスタ回路RE G111, …, REG11mは、入力バッファBUFの 出力をmクロック遅延させ、レジスタ回路REG12 1, …, REG12nは、入力バッファBUFの出力を nクロック遅延させ、レジスタ回路REG131, …, REG13pは、入力バッファBUFの出力をpクロッ ク遅延させ、以下、図示されない複数行のレジスタ回路 は、それぞれ入力バッファBUFの出力を複数クロック 遅延させる。アドレスセレクタ回路AS1は、アドレス 制御信号YALに応じて、いずれかのレジスタ回路列の 出力、例えばレジスタ回路REG11mの出力を選択す ることによって、アドレス入力IAiの入力からmクロ ック遅れて、又は、アドレス制御信号YALWに応じ て、他のいずれかのレジスタ回路列の出力、例えばレジ スタ回路REG13pの出力を選択することによって、 アドレス入力IAiの入力からpクロック遅れて、パー ストカウンタ回路BC1のアドレス出力YP j 発生の動 作を開始させる。

【0088】次に、図13乃至図18を用いて、この例のバーストカウンタの動作を説明する。なお、以下に示す各実施例における、バーストカウンタのタイミングチ

28

ャートにおいては、コマンドから次のコマンドまでのクロック数をnとし、第1のコマンドに対応してアドレスIA1が入力され、第2のコマンドに対応してアドレスIA2が入力されたものとする。

【0089】図13において、(a), (b), (c)は、それぞれこの例のバーストカウンタの動作例を示すタイミングチャートである。図13(a)においては、n=3であって、第1及び第2のコマンドCMDに対応して、アドレスIA1, IA2が入力されたとき、第10のコマンド入力から2クロック後に、アドレス制御信号YALWが出力され、第2のコマンド入力後直ちに、アドレス制御信号YALが出力されて、これによってアドレスバスにアドレスIA1, IA2が出力されたことが示されている。

【0090】図13(b)においては、n=2であって、第1のコマンドに基づくアドレス制御信号YALW と、第2のコマンドに基づくアドレス制御信号YALとの発生タイミングが衝突したので、第2のコマンドによるアドレス制御信号YALが優先して出力され、これによって、アドレスバスにアドレスIA2が出力されたことが示されている。

【0091】図13(c)においては、n=2であって、第1のコマンドに基づくアドレス制御信号YALと、第2のコマンドに基づくアドレス制御信号YALとが順次発生して、これによって、アドレスバスにアドレスIA1とIA2が順次出力されたことが示されている。

【0092】図14において、(a), (b), (c) は、それぞれこの例のバーストカウンタの動作例を示す タイミングチャートである。図14(a)においては、 n=2であって、第1のコマンドに基づくアドレス制御 信号YALWと、第2のコマンドに基づくアドレス制御 信号YALWとが順次発生して、これによって、アドレスバスにアドレスIA1とIA2が順次出力されたこと が示されている。

【0093】図14(b)におていは、n=1であって、第1のコマンドに基づくアドレス制御信号YALと、第2のコマンドに基づくアドレス制御信号YALとが順次発生して、これによって、アドレスバスにアドレ スIA1とIA2が順次出力されたことが示されている。

【0094】図14(c)においては、n=1であって、第2のコマンドに基づくアドレス制御信号YALと、第1のコマンドに基づくアドレス制御信号YALWとが順次発生して、これによって、アドレスバスにアドレスIA2とIA1が順次出力されたことが示されている。

【0095】図15において、(a), (b), (c)は、それぞれこの例のバーストカウンタの動作例を示す 50 タイミングチャートである。図15 (a)においては、 n=2であって、第1のコマンドに基づくアドレス制御信号YALWと、第2のコマンドに基づくアドレス制御信号YALとが順次発生して、これによって、アドレスバスにアドレスIA1とIA2が順次出力されたことが示されている。

【0096】図15(b)におていは、n=1であって、第1のコマンドに基づくアドレス制御信号YALW と、第2のコマンドに基づくアドレス制御信号YALとの発生タイミングが衝突したので、第2のコマンドによるアドレス制御信号YALが優先して出力され、これによってアドレスバスにアドレスIA2が出力されたことが示されている。

【0097】図15(c)においては、n=2であって、第1のコマンドに基づくアドレス制御信号YALと、第2のコマンドに基づくアドレス制御信号YALとが順次発生して、これによって、アドレスバスにアドレスIA1とIA2が順次出力されたことが示されている。

【0098】図16において、(a), (b), (c)は、それぞれこの例のバーストカウンタの動作例を示すタイミングチャートである。図16 (a) においては、n=1であって、第1のコマンドに基づくアドレス制御信号YALWと、第2のコマンドに基づくアドレス制御信号YALWとが順次発生して、これによって、アドレスバスにアドレスIA1とIA2が順次出力されたことが示されている。

【0099】図16(b)におていは、n=1であって、第1のコマンドに基づくアドレス制御信号YALW と、第2のコマンドに基づくアドレス制御信号YALとの発生タイミングが衝突したので、第1のコマンドによるアドレス制御信号YALWが優先して出力され、これによってアドレスバスにアドレス IA1が出力されたことが示されている。

【0100】図16(c)においては、n=1であって、第1のコマンドに基づくアドレス制御信号YALと、第2のコマンドに基づくアドレス制御信号YALとが順次発生して、これによって、アドレスバスにアドレスIA1とIA2が順次出力されたことが示されている。

【0101】図17において、(a), (b), (c) は、それぞれこの例のバーストカウンタの動作例を示すタイミングチャートである。図17(a)においては、n=1であって、第1のコマンドに基づくアドレス制御信号YALWと、第2のコマンドに基づくアドレス制御信号YALとの発生タイミングが衝突したので、第2のコマンドによるアドレス制御信号YALが優先して出力され、これによってアドレスバスにアドレスIA2が出力されたことが示されている。

【0102】図17 (b) におていは、n=1であって、第1のコマンドに基づくアドレス制御信号YALW

と、第2のコマンドに基づくアドレス制御信号YALとの発生タイミングが衝突したので、第1のコマンドによるアドレス制御信号YALWが優先して出力され、これによってアドレスバスにアドレスIA1が出力されたことが示されている。

30

【0103】図17(c)においては、n=2であって、第1のコマンドに基づくアドレス制御信号YALとが順次発生して、これによって、アドレスバスにアドレス 10 IA1とIA2が順次出力されたことが示されている。【0104】図18において、(a),(b)は、それぞれこの例のバーストカウンタの動作例を示すタイミングチャートである。図18(a)においては、n=2であって、第1のコマンドに基づくアドレス制御信号YALWと、第2のコマンドに基づくアドレス制御信号YALWとが順次発生して、これによって、アドレスバスにアドレスIA1とIA2が順次出力されたことが示されている。

【0105】図18(b)においては、n=1であっ 0 て、第1のコマンドに基づくアドレス制御信号YAL と、第2のコマンドに基づくアドレス制御信号YALと が順次発生して、これによって、アドレスバスにアドレ スIA1とIA2が順次出力されたことが示されてい る。

【0106】このように、この例の半導体記憶装置によれば、複数のアドレスの保持と、コマンドの種別に対応したアドレス選択出力を、十分な動作マージンをもって行うことができる。また、多種多様なアドレス入力をもつ半導体記憶装置において、フレキシブルなアドレス選切と、アドレス出力タイミングの設定を行うことができる。

【0107】◇第2実施例

図19は、この発明の第2実施例である半導体記憶装置の全体構成を示すプロック図である。この例の半導体記憶装置は、図19に示すように、メモリセルアレイ1,2と、ワードドライバ3,4と、DIN/DOUT回路5A,6Aと、ライトアンプ7,8と、センスアンプ9,10,11,12と、カラムデコーダ13,14と、コマンドデコーダ15Bと、バーストカウンタ16Bと、カラム系コントロール回路17Aとから概略構成されている。

【0108】この第2実施例の構成が、上述した第1実施例の構成(図1)と大きく異なるところは、図19に示すように、コマンドデコーダ15Bが、アドレス制御信号YALWの出力を有しない代わりに、アドレス選択信号IASWの出力を有する点と、バーストカウンタ16Bが、アドレス制御信号YAL、YALWによる出力タイミング制御に代えて、アドレス制御信号YALによるアドレス出力タイミング制御と、アドレス選択信号IASWによるアドレス種別選択の制御とを行われる点で

30

ある。これら以外の点では、第1実施例とほぼ同様であ るので、図19においては、図1の構成部分と同一の各 部には、同一の符号を付して示すとともに、以下におい て、その説明を省略し、または簡略化するものとする。 【0109】 コマンドデコーダ15Bは、DDR-SD RAMの場合は、DDRモード信号MDDDRがハイレ ベルになることによって、外部コマンド信号CSB、R ASB, CASB, WEB及びクロック信号CLKに応 じて、内部コマンド信号であるリードライトコマンドR WCMDと、アドレス制御信号YAL, NYALを発生 するとともに、アドレス種別を示すアドレス選択信号I ASWを発生する。パーストカウンタ16日は、アドレ ス入力IAO~IAjに対して、アドレス制御信号YA Lによって定まるタイミングで、アドレス選択信号IA SWで定まる種別のアドレス出力を発生したのち、アド レス制御信号NYALの発生ごとに、順次、+2したア ドレス出力を発生する処理を、所定バースト長に対応す る期間、繰り返して行う。

31

【0110】次に、この例におけるコマンドデコーダ1 5 Bの構成例とその動作について説明する。図20は、 コマンドデコーダの構成例(1)を示し、(a)は回路 構成例、(b)は動作タイミングチャートである。この 例のコマンドデコーダは、図20(a)に示すように、 コマンドラッチ回路CMLと、アンド回路AL11, A L12, AL13, AL14, AL15, AL16 &. オア回路OL11, OL12と、フリップフロップFF 11と、遅延素子DL11, DL12と、ゲート回路G L11と、ラッチ回路LC11とから構成されている。 【0111】コマンドラッチ回路CMLは、半導体記憶 装置の外部コマンド信号CSB, RASB, CASB, WEBを受けて、クロックCLKに同期してデコードし て、内部コマンド信号CS, RAS, CAS, WEを出 力する。外部コマンド信号MDDDRがハイレベルのと き、アンド回路AL11の出力は、コマンド信号WEが ハイレベルのとき(データ書き込み時)ハイレベルとな り、コマンド信号WEがロウレベルのとき(データ読み 出し時)ロウレベルとなる。アンド回路AL12は、コ マンド信号CSによってコマンド選択を指示され、コマ ンド信号RASによってローアドレス選択を指示され ず、コマンド信号CASによってカラムアドレス選択が 指示されたとき、出力がハイレベルになるので、データ 書き込み時は、アンド回路AL14の出力Bがハイレベ ルになり、データ読み出し時は、アンド回路 A L 13の 出力Aがハイレベルになる。

【0112】これによってアンド回路AL13からオア 回路OL11を経て直ちに、リードライトコマンドRW CMDが出力されるとともに、アンド回路AL14から フリップフロップFF11を経て1クロック遅れて発生 する出力Dによっても、リードライトコマンドRWCM Dが出力される。さらに、オア回路OL11の出力と、

クロック信号CLKとの一致をとって、アンド回路AL 16からアドレス制御信号YALが出力される。この 際、アドレス制御信号YALは、クロック信号CLKを 遅延素子DL11を経て遅延させることによって、リー ドライトコマンドRWCMDの立ち上がりに対応する1 ショットパルスとなる。

32

【0113】このとき、アンド回路AL13の出力A と、出力Aを遅延素子DL11を経て遅延した信号とに よる、アンド回路AL15の出力Cを、フリップフロッ 10 プFF11のリセット入力Rに接続することによって、 オア回路OL11の2つの入力が同時に発生したとき は、フリップフロップFF11をリセットして、出力B に基づいてリードライトコマンドRWCMDが発生しな いようにして、出力Aに基づくリードライトコマンドR WCMDの発生が優先するようにしている。一方、出力 Aと出力Bとをオア回路OL12を経てゲート回路GL 1に入力するとともに、出力Bのオン又はオフに応じて ゲート回路GL1をオンまたはオフに制御し、ゲート回 路GL11の出力をラッチ回路LC11でラッチしてア 20 ドレス選択信号 IASWを出力するので、アドレス選択 信号IASWは、データ書き込み時ハイレベルとなり、 データ読み出し時ロウレベルとなる。

【0114】図20(b)は、この例のコマンドデコー ダの動作例を示している。ライトコマンドWの入力によ って、出力Bが発生し、1クロック遅れて出力Dが発生 して、オア回路OL11を経てリードライトコマンドR WCMDが出力されるとともに、アドレス制御信号YA Lが出力される。このとき、アドレス選択信号IASW はハイレベルであって、アドレス制御信号YALがライ トコマンドに基づくものであることを示す。また、リー ドコマンドRの入力によって、出力Aが発生し、オア回 路OL11を経てリードライトコマンドRWCMDが出 力されるとともに、アドレス制御信号YALが出力され る。このとき、アドレス選択信号IASWはロウレベル であって、アドレス制御信号YALがリードコマンドに 基づくものであることを示す。ライトコマンドWから1 クロック遅れてリードコマンドRが入力されたときは、 出力Bに続いて出力Aが発生するが、出力Cの発生によ ってフリップフロップFF11がリセットされるので、 40 出力Dは発生せず、出力Aに基づいてリードライトコマ ンドRWCMDが出力されるとともに、アドレス制御信 号YALが出力される。このとき、アドレス選択信号I ASWはロウレベルであって、アドレス制御信号YAL がリードコマンドに基づくものであることを示す。

【0115】図21は、コマンドデコーダの構成例 (2) を示し、(a) は回路構成例、(b) は動作タイ ミングチャートである。この例のコマンドデコーダは、 図21(a)に示すように、コマンドラッチ回路CML と、アンド回路AL11, AL12, AL13, AL1 4, AL15, AL16と、オア回路OL11, OL1 (18)

2と、フリップフロップFF11, FF12と、遅延素 子DL11, DL12と、ゲート回路GL11と、ラッ チ回路LC11とから構成されている。

33

【0116】この例のコマンドデコーダは、図20に示されたコマンドデコーダと比べて、フリップフロップが1段多いので、DDRーSDRAM対応の動作時、ライトコマンドによるリードライトコマンドRWCMDとアドレス制御信号YALの出力が、2クロック遅れる。この場合は、ライトコマンドWから2クロック遅れてリードコマンドRが入力されたときと、ライトコマンドWから1クロック遅れてリードコマンドRが入力されたときに、出力Cの発生によってフリップフロップFF11がリセットされるので、出力Dは発生せず、出力Aに基づいてリードライトコマンドRWCMDが出力されるとき、アドレス制御信号YALが出力される。このとき、アドレス機関信号IASWはロウレベルであって、アドレス制御信号YALがリードコマンドに基づくものであることを示す。

【0117】図22は、コマンドデコーダの構成例(3)を示し、(a)は回路構成例、(b)は動作タイミングチャートである。この例のコマンドデコーダは、図22(a)に示すように、コマンドラッチ回路CMLと、アンド回路AL11, AL12, AL13, AL14, AL15, AL16と、オア回路OL11, OL12と、n(nは任意の自然数)段のフリップフロップFF11, …, FF1nと、遅延素子DL11, DL12と、ゲート回路GL11と、ラッチ回路LC11とから

構成されている。

【0118】この例のコマンドデコーダは、図20に示 されたコマンドデコーダと比べて、フリップフロップが 任意のn段なので、DDR-SDRAM対応の動作時、 ライトコマンドによるリードライトコマンドRWCMD とアドレス制御信号YALの出力が、n(図中ではn= 3) クロック遅れる。この場合も、ライトコマンドWか ら2クロック遅れてリードコマンドRが入力されたとき と、ライトコマンドWから1クロック遅れてリードコマ ンドRが入力されたときに、出力Cの発生によってフリ ップフロップFF1nがリセットされるので、出力Dは 発生せず、出力Aに基づいてリードライトコマンドRW CMDが出力されるとともに、アドレス制御信号YAL が出力される。このとき、アドレス選択信号IASWは ロウレベルであって、アドレス制御信号YALがリード コマンドに基づくものであることを示す。図22(a) に示すように、アドレス選択信号IASWは節点A及び Bから生成され、フリップフロップFF11, …, FF 1 nによるリードライトコマンドRWCMDの遅延情報 を含まない。このような場合でも、コマンドに対するア ドレスの出力順序の入れ替えを望むときは、節点A, B のかわりに、オア回路OL11の2つの入力信号からア ドレス選択信号IASWを生成する。さらに、後から入

力されたリードコマンドによって、先に入力されたライトコマンドを完全にインターラプトする仕様の場合も、フリップフロップFF11, …, FF1nのすべてにリセット信号を入力する。図示されない、リードコマンド, ライトコマンド以外のコマンドが入力されたとき、先に入力されたリードコマンド, ライトコマンドをインターラプトする仕様の場合は、フリップフロップFF11, …, FF1nのすべてに、上述のコマンドから生成したリセット信号に対して節点Cと論理和をとって入力することによって、実現することができる。

【0119】図23は、コマンドデコーダの構成例
(4)を示し、(a)は回路構成例、(b)は動作タイミングチャートである。この例のコマンドデコーダは、図23(a)に示すように、コマンドラッチ回路CMLと、アンド回路AL11, AL12, AL13, AL14, AL15, AL16, AL17と、オア回路OL11, OL12と、フリップフロップFF11, FF12, FF13と、遅延素子DL11, DL12, DL3と、ゲート回路GL11と、ラッチ回路LC11とから
の構成されている。

【0120】この例のコマンドデコーダは、図21に示 されたコマンドデコーダと比べて、アンド回路AL13 の出力Aとオア回路OL11の入力間に、フリップフロ ップFF13を有し、アンド回路AL14の出力Bから 遅延素子DL13、アンド回路AL17を経て、フリッ プフロップFF13のリセット入力Rを供給するように 構成されている点が異なっている。これによって、ライ トコマンド入力時には2クロック遅れてリードライトR WCMDとアドレス制御信号YALが出力されるととも 30 に、リードコマンド入力時には、1クロック遅れてリー ドライトRWCMDとアドレス制御信号YALが出力さ れる。また、ライトコマンドWから2クロック遅れてリ ードコマンドRが入力されたときと、ライトコマンドW から1クロック遅れてリードコマンドRが入力されたと きに、出力 C の発生によってフリップフロップ F F 1 2 がリセットされるので、ライトコマンドに基づくリード ライトコマンドRWCMDとアドレス制御信号YALが 出力されない。さらにリードコマンドRから1クロック 遅れてライトコマンドWが入力されたときは、アンド回 40 路AL17の出力によってフリップフロップFF13が リセットされるので、リードコマンドに基づくリードラ イトコマンドRWCMDとアドレス制御信号YALが出 力されない。

【0121】次に、この例におけるバーストカウンタ16Bの構成例とその動作について説明する。図24は、バーストカウンタ中におけるレジスタ回路とセレクタ回路の構成例を示す図、図25、図26は、バーストカウンタの構成例を示す図、図27、図28、図29、図30は、同バーストカウンタの動作例を示すタイミングチャートである。

【0122】図24(a)は、レジスタ回路の原理的構成を示すものであって、スイッチSW1,SW2と、ラッチ回路LC21,LC22と、インバータINV21とからなる構成が示されている。この例のレジスタ回路では、クロックもがハイレベルのとき、スイッチSW21がオン、スイッチSW22がオフになって、入力INの状態を取り込んでラッチLC21にラッチし、次に、クロックもがロウレベルのとき、スイッチSW21がオフ、スイッチSW22がオンになって、ラッチLC21の状態をラッチLC22にラッチして、出力OUTを発生することによって、入力INの状態を1クロック期間保持する。

【0123】図24(b)は、レジスタ回路の具体的構成例を示すものであって、ゲート回路G21, G22と、ラッチ回路LC23, LC24と、インバータINV21とからなる構成が示されている。この例のレジスタ回路では、クロックφがハイレベルになったとき、ゲート回路G21がオン、ゲート回路G22がオフになって、入力INの状態を取り込んでラッチLC23にラッチし、次に、クロックφがロウレベルになったとき、ゲート回路G21がオフ、ゲート回路G22がオンになって、ラッチLC23の状態をラッチLC24にラッチして、出力OUTを発生することによって、入力INの状態を1クロック期間保持する。

【0124】図24 (c) は、セレクタ回路の原理的構成を示すものであって、スイッチSW23, SW24からなる構成が示されている。この例のセレクタ回路では、クロックφがハイレベルのとき、スイッチSW23がオン、スイッチSW24がオフになって、入力I1を出力し、次に、クロックφがロウレベルのとき、スイッチSW23がオフ、スイッチSW24がオンになって、入力I2を出力することによって、入力I1とI2とを切り替えて出力する。

【0125】図24(d)は、セレクタ回路とバースト カウンタ回路の具体的構成例を示すものであって、ゲー ト回路G23、G24とインバータINV24を備えた セレクタ回路SELと、ゲート回路G25と、インバー タINV25と、バーストカウント論理回路BCLとを 備えたバーストカウンタ回路BCとからなる構成が示さ れている。この例の構成では、セレクタ回路SELにお いて、アドレス選択信号IASWがハイレベルのとき、 ゲート回路G23がオン、ゲート回路G24がオフにな って、入力 I 1 が選択され、アドレス選択信号 I A S W がロウレベルのとき、ゲート回路G23がオフ、ゲート 回路G24がオンになって、入力Ⅰ2が選択されて、ア ドレスカウンタ回路BCにおいて、アドレス制御信号Y ALがハイレベルのとき、バーストカウント論理回路B CLに入力され、これによってバーストカウンタ論理回 路BCLにおいて、アドレス出力発生の動作が開始され る。

36

【0126】図24(e)は、セレクタ回路の他の具体的構成例を示すものであって、ナンド回路NA21,NA22,NA23と、インバータINV26とからなるセレクタ回路SELの構成が示されている。この例の構成では、セレクタ回路SELにおいて、アドレス選択信号IASWがハイレベルのとき、ナンド回路NA21が入力I1を出力し、アドレス選択信号IASWがロウレベルのとき、ナンド回路NA22が入力I2を出力し、ナンド回路NA23を経て、ハイレベルの信号として出力されることが示されている。

【0127】図25において、(a), (b), (c), (d)は、それぞれバーストカウンタの構成例 を示している。図25 (a) に示された例は、入力バッ ファBUFと、レジスタ回路RG21, RG22と、ア ドレスセレクタ回路AS2と、パーストカウンタ回路B C2とから構成されている。この例の構成では、レジス 夕回路RG21, RG22は、入力バッファBUFから のアドレス入力 IAjを、クロック信号 oに応じて、1 クロックずつ遅延して出力する。アドレスセレクタ回路 AS2は、アドレス選択信号IASWに応じて、入力バ ッファBUFの出力又はレジスタ回路RG22の出力を 選択して、バーストカウンタ回路BC2に入力する。こ れによって、バーストカウンタ回路BC2は、アドレス 選択信号IASWに応じて、アドレス入力IAjの入力 後直ちに、又は2クロック後に、アドレス制御信号YA Lのタイミングで、アドレス出力を発生し、その後アド レス制御信号NYALの発生ごとに、順次、+2したア ドレス出力YPiを発生する処理を、1クロックごとに

【0128】図25(b)に示された例は、入力バッファBUFと、レジスタ回路RG21と、アドレスセレクタ回路AS2と、バーストカウンタ回路BC2とから構成されている。この例では、図25(a)に示された例と比べて、レジスタ回路が1段少ないので、アドレスセレクタ回路AS2は、アドレス選択信号IASWに応じて、アドレス入力IAjの入力後直ちに、又は1クロック後に、バーストカウンタ回路BC2の動作を開始させる。

所定バースト長に対応する期間繰り返して行う。

【0129】図25 (c) に示された例は、入力バッフ 70 7BUFと、レジスタ回路RG21, RG22, RG2 3と、アドレスセレクタ回路AS2と、バーストカウン 9回路BC2とから構成されている。この例では、図2 5 (a) に示された例と比べて、レジスタ回路RG23 を有しているので、アドレスセレクタ回路AS2は、アドレス選択信号IASWに応じて、アドレス入力IAj の入力から1クロック後に、又は2クロック後に、バーストカウンタ回路BC2の動作を開始させる。

【0130】図25 (d) に示された例は、入力バッファBUFと、レジスタ回路RG21, RG22と、アド 50 レスセレクタ回路AS2と、パーストカウンタ回路BC

30

2とから構成されている。この例では、レジスタ回路RG21の出力と、レジスタ回路RG22の出力とを、アドレスセレクタ回路AS2の入力としているので、アドレスセレクタ回路AS2は、アドレス選択信号IASWに応じて、アドレス入力IAjの入力から1クロック後に、又は2クロック後に、バーストカウンタ回路BC2の動作を開始させる。

37

【0131】図26において、(a), (b), (c) は、それぞれバーストカウンタの構成例を示している。 図26(a)に示された例は、入力バッファBUFと、 m (mは任意の自然数) 段のレジスタ回路RG211, …, RG21m及びn (nは任意の自然数) 段のレジス 夕回路RG221, …, RG22nと、アドレスセレク 夕回路AS2と、バーストカウンタ回路BC2とから構 成されている。この例では、レジスタ回路RG211, …, RG21mは、入力バッファBUFからのアドレス 入力 I A j をmクロック遅延させ、レジスタ回路RG2 21, …, RG22nは、入力バッファBUFからのア ドレス入力IAjをnクロック遅延させる。アドレスセ レクタ回路AS2は、アドレス選択信号IASWに応じ て、レジスタ回路RG21m又はレジスタ回路RG22 nの出力を選択することによって、アドレス入力IAj の入力からmクロック遅れて、又は、アドレス入力IA jの入力からmクロック遅れて、バーストカウンタ回路 BC2の動作を開始させる。

【0132】図26(b)に示された例は、入力バッファBUFと、m(mは任意の自然数)段のレジスタ回路RG211,…,RG21mと、アドレスセレクタ回路AS2と、バーストカウンタ回路BC2とから構成されている。この例では、レジスタ回路RG212の出力と、レジスタ回路RG21mの出力とを、アドレスセレクタ回路AS2は、アドレス選択信号IASWに応じて、アドレス入力IAjの入力から2クロック後に、又はmクロック後に、バーストカウンタ回路BC2の動作を開始させる。

【0133】図26(c)に示された例は、入力バッファBUFと、m(mは任意の自然数)段のレジスタ回路REG211,…,REG21mと、n(nは任意の自然数)段のレジスタ回路REG221,…,REG22nと、p(pは任意の自然数)段のレジスタ回路REG231,…,REG23pと、以下図示されない任意の複数行の任意の複数段のレジスタ回路BC2とから有機成されている。この例では、レジスタ回路REG211,…,REG21mは、入力バッファBUFの出力をmクロック遅延させ、レジスタ回路REG221,…,REG22nは、入力バッファBUFの出力をnクロック遅延させ、レジスタ回路REG231,…,REG23pは、入力バッファBUFの出力をpクロック遅延さ

せ、以下、図示されない複数行のレジスタ回路は、それぞれ入力バッファBUFの出力を複数クロック遅延させる。この例では、アドレス選択信号ISAWbは、任意の複数のレジスタ回路列に対応して出力される。アドレスセレクタ回路AS2は、アドレス選択信号IASWbに応じて、例えば、レジスタ回路REG21mの出力と、レジスタ回路REG22nの出力とを選択することによって、アドレス入力IAjの入力からmクロック後に、又はnクロック後に、バーストカウンタ回路BC2の動作を開始させる。

【0134】次に、図27乃至図30を用いて、この例のバーストカウンタの動作について説明する。図27において、(a),(b),(c)は、それぞれこの例のバーストカウンタの動作例を示すタイミングチャートである。図27(a)においては、n=3であって、第1及び第2のコマンドCMDに対応して、アドレスIA1,IA2が入力されたとき、第1のコマンド入力によってアドレス選択信号IASWがハイレベルになることによって、2クロック後にアドレス制御信号YALのタイミングでアドレスIA1がアドレスバスに出力され、第2のコマンド入力によってアドレス選択信号IASWがロウレベルになることによって、直ちにアドレス制御信号YALのタイミングでアドレスIA2がアドレスバスに出力されたことが示されている。

【0135】図27(b)においては、n=2であって、第1のコマンド入力時、アドレス選択信号 I A S W がハイレベルであって、2 クロック後にアドレス制御信号 Y A L が出力されるのと同時に、第2 のコマンド入力によってアドレス選択信号 I A S W がロウレベルになって、直ちにアドレス制御信号 Y A L が出力されて、両者の発生タイミシグが衝突したが、第2 のコマンドによるアドレス制御信号 Y A L が優先したので、アドレスバスにアドレス I A 2 が出力されたことが示されている。

【0136】図27 (c) においては、n=2であって、第1のコマンド入力によってアドレス選択信号IA SWがロウレベルになることによって、直ちにアドレス制御信号YALのタイミングでアドレスIA1がアドレスバスに出力され、第2のコマンド入力時、引き続きアドレス選択信号IASWがロウレベルであって、直ちに40 アドレス制御信号YALのタイミングでアドレスIA2がアドレスバスに出力されたことが示されている。

【0137】図28において、(a), (b), (c) は、それぞれこの例のバーストカウンタの動作例を示すタイミングチャートである。図28(a)においては、n=2であって、第1のコマンド入力によってアドレス選択信号IASWがハイレベルになることによって、2クロック後にアドレス制御信号YALのタイミングでアドレスIA1がアドレスバスに出力され、第2のコマンド入力時、アドレス選択信号IASWが引き続きハイレベルであって、2クロック後にアドレス制御信号YAL

のタイミングでアドレスIA2がアドレスバスに出力されたことが示されている。

【0138】図28(b)においては、n=2であって、第1のコマンド入力によってアドレス選択信号IASWがハイレベルになることによって、1クロック後にアドレス制御信号YALのタイミングでアドレスIA1がアドレスバスに出力され、第2のコマンド入力によってアドレス選択信号IASWがロウレベルになることによって、直ちにアドレス制御信号YALのタイミングでアドレスIA2がアドレスバスに出力されたことが示されている。

【0139】図28(c)においては、n=1であって、第1のコマンド入力時、アドレス選択信号IASWがハイレベルであって、1クロック後にアドレス制御信号YALが出力されるのと同時に、アドレス選択信号IASWがロウレベルになって、直ちにアドレス制御信号YALが出力されて、両者の発生タイミングが衝突したが、第2のコマンドによるアドレス制御信号YALが優先したので、アドレスバスにアドレスIA2が出力されたことが示されている。

【0140】図29において、(a), (b), (c)は、それぞれこの例のバーストカウンタの動作例を示すタイミングチャートである。図29 (a) においては、n=2であって、第1のコマンド入力時、アドレス選択信号 I ASWがハイレベルになって、第1のコマンド入力によって、2 クロック後にアドレス制御信号 Y ALのタイミングで、アドレス I A 1 がアドレスバスに出力され、第2 のコマンド入力時、引き続きアドレス選択信号 I A S Wがハイレベルであって、2 クロック後にアドレス制御信号 Y A I A I のタイミングで、アドレス I A I 名 I がアドレスバスに出力されたことが示されている。

【0141】図29(b)においては、n=1であって、第1のコマンド入力時、アドレス選択信号IASWがロウレベルになって、第1のコマンド入力によって、1クロック後にアドレス制御信号YALのタイミングで、アドレスIA1がアドレスバスに出力され、第2のコマンド入力時、引き続きアドレス選択信号IASWがロウレベルであって、1クロック後にアドレス制御信号YALのタイミングで、アドレスIA2がアドレスバスに出力されたことが示されている。

【0142】図29(c)においては、n=3であって、第1のコマンド入力時、アドレス選択信号IASWがハイレベルになって、2クロック後にアドレス制御信号YALのタイミングで、アドレスIA1がアドレスバスに出力され、第2のコマンド入力時、アドレス選択信号IASWがロウレベルになって、1クロック後にアドレス制御信号YALのタイミングで、アドレスIA2がアドレスバスに出力されたことが示されている。

【0143】図30において、(a), (b), (c)は、それぞれこの例のバーストカウンタの動作例を示す

タイミングチャートである。図30(a)においては、n=2であって、第1のコマンド入力時、アドレス選択信号IASWがハイレベルであって、第1のコマンド入力によって、2クロック後にアドレス制御信号YALのタイミングで、アドレスIA1がアドレスバスに出力され、第2のコマンド入力時、引き続きアドレス選択信号IASWがハイレベルであって、1クロック後にアドレス制御信号YALのタイミングで、アドレスIA2がアドレスバスに出力されたことが示されている。

40

10 【0144】図30(b)においては、n=1であって、第1のコマンド入力時、アドレス選択信号IASWがロウレベルになって、第1のコマンド入力によって、1クロック後にアドレス制御信号YALのタイミングで、アドレスIA1がアドレスバスに出力され、第2のコマンド入力時、引き続きアドレス選択信号IASWがロウレベルであって、1クロック後にアドレス制御信号YALのタイミングで、アドレスIA2がアドレスバスに出力されたことが示されている。

【0145】図30(c)においては、n=2であっ
20 て、第1のコマンド入力時、アドレス選択信号IASW
がハイレベルになって、第1のコマンド入力によって、
2クロック後にアドレス制御信号YALのタイミング
で、アドレスIA1がアドレスバスに出力され、第2の
コマンド入力時、アドレス選択信号IASWが引き続き
ハイレベルであって、2クロック後にアドレス制御信号
YALのタイミングで、アドレスIA2がアドレスバス
に出力されたことが示されている。

【0146】このように、この例の半導体記憶装置によれば、複数のアドレスの保持と、コマンドの種別に対応 30 したアドレス選択出力を、十分な動作マージンをもって 行うことができる。また、多種多様なアドレス入力をも つ半導体記憶装置において、フレキシブルなアドレス選 択と、アドレス出力タイミングの設定を行うことができ る。

【0147】◇第3実施例

図31は、この発明の第3実施例である半導体記憶装置の全体構成を示すプロック図である。この例の半導体記憶装置は、図31に示すように、メモリセルアレイ1,2と、ワードドライバ3,4と、DIN/DOUT回路405A,6Aと、ライトアンプ7,8と、センスアンプ9,10,11,12と、カラムデコーダ13,14と、コマンドデコーダ15Cと、バーストカウンタ16Cと、カラム系コントロール回路17Aとから概略構成されている。

【0148】この第3実施例の構成が、上述した第1実施例の構成(図1)と大きく異なるところは、図31に示すように、コマンドデコーダ15Cが、アドレス制御信号YAL、YALWの出力を有しない代わりに、アドレス制御信号1j,2jの出力を有する点と、パーストカウンタ16Cが、アドレス制御信号YAL、YALW

による出力タイミング制御に代えて、アドレス制御信号 1 j, 2 jによるアドレス出力タイミング制御を行われ る点である。これら以外の点では、第1実施例とほぼ同 様であるので、図31においては、図1の構成部分と同 一の各部には、同一の符号を付して示すとともに、以下 において、その説明を省略し、または簡略化するものと する。

【0149】コマンドデコーダ15Cは、DDR-SD RAMの場合は、DDRモード信号MDDDRがハイレ ベルになることによって、外部コマンド信号CSB、R ASB, CASB, WEB及びクロック信号CLKに応 じて、内部コマンド信号であるリードライトコマンドR WCMDと、アドレス制御信号1j, 2jを発生する。 バーストカウンタ16Cは、アドレス入力IAO~IA jを、アドレス制御信号1jによって定まるタイミング でラッチ回路に保持し、アドレス制御信号2 j によって 定まるタイミングで、ラッチ回路に保持されたデータを 読み出して、信号保持回路に保持して、バーストカウン タ回路からアドレス出力を発生する。また、アドレス入 力IA0~IA」をその発生ごとにラッチして、アドレ ス制御信号2jによって定まるタイミングで、ラッチさ れたデータを読み出して、信号保持回路に保持して、バ ーストカウンタ回路からアドレス出力を発生する。さら に、バーストカウンタ回路は、アドレス制御信号NYA Lの発生ごとに、順次、+2したアドレス出力を発生す る処理を、所定バースト長に対応する期間、繰り返して 行う。

【0150】次に、この例におけるコマンドデコーダ15Cの構成例とその動作について説明する。図32は、この例におけるコマンドデコーダの回路構成図を示し、図33は同コマンドデコーダの動作タイミングチャートである。この例のコマンドデコーダは、図32に示すように、コマンドラッチ回路CMLと、アンド回路AL21、AL22、AL23、AL24、AL25、AL26、AL27、AL28、AL29と、オア回路OL21と、フリップフロップFF21、FF22と、遅延素子DL21、DL22、DL23、DL24とから構成されている。

【0151】コマンドラッチ回路CMLは、半導体記憶装置の外部コマンド信号CSB、RASB、CASB、WEBを受けて、クロックCLKに同期してデコードして、内部コマンド信号CS、RAS、CAS、WEを出力する。外部コマンド信号MDDDRがハイレベルのとき、アンド回路AL21の出力は、コマンド信号WEがハイレベルのとき(デコーダ書き込み時)ハイレベルとなり、コマンド信号WEがロウレベルのとき(デコーダ読み出し時)ロウレベルとなる。アンド回路AL22は、コマンド信号CSによってコマンド選択を指示されず、コマンド信号CASによってカラムアドレス

選択が指示されたとき、出力がハイレベルになるので、データ書き込み時は、アンド回路AL24の出力Bがハイレベルになり、データ読み出し時は、アンド回路AL23の出力Aがハイレベルになる。

42

【0152】これによって、アンド回路AL28におい て、出力Aと、出力Aを反転し遅延素子DL23で遅延 させた出力との一致を検出することによって、1ショッ トパルスからなるアドレス制御信号10を発生する。ま た、アンド回路AL29において、出力Bと、出力Bを 10 反転し遅延素子DL24で遅延させた出力との一致を検 出することによって、1ショットパルスからなるアドレ ス制御信号11を発生する。さらに、アンド回路AL2 3からオア回路OL21を経て直ちに、リードライトコ マンドRWCMDが出力されるとともに、アンド回路A L24からフリップフロップFF21、FF22を経て 2クロック遅れて発生する出力口によっても、リードラ イトコマンドRWCMDが出力される。また、アンド回 路AL25において、アンド回路AL23の出力と、ク ロック信号CLKとの一致をとって、アドレス制御信号 20が出力され、アンド回路AL26において、フリッ プフロップFF22の出力Dと、クロック信号CLKと の一致をとって、アドレス制御信号21が出力される。 この際、アドレス制御信号20,21は、クロック信号 CLKを遅延素子DL22を経て遅延させることによっ て、リードライトコマンドRWCMDの立ち上がりに対 応する1ショットパルスとなる。

【0153】このとき、アンド回路AL23の出力A と、出力Aを遅延素子DL21を経て遅延した信号とに よる、アンド回路AL27の出力Cを、フリップフロッ 30 プFF22のリセット入力Rに接続することによって、 オア回路OL21の2つの入力が同時に発生したとき は、フリップフロップFF22をリセットして、出力B に基づいてリードライトコマンドRWCMDが発生しな いようにして、出力Aに基づくリードライトコマンドR WCMDの発生が優先するようにしている。DDR-S DRAMの仕様のように、"連続したコマンドが入力さ れた場合に、後から入力されたコマンドによって、先に 入力されたライトコマンド叉はリーードコマンドをイン ターラプトする"ときは、すべてのフリップフロップに 40 リセット信号を入力することによって、上述の仕様をみ たすことができる。図示されない、リードコマンド、ラ イトコマンド以外の他のコマンドが入力された場合に、 先に入力されたリードコマンド、ライトコマンドをイン ターラプトする仕様の場合は、すべてのフリップフロッ プに上述の他のコマンドから生成するリセット信号に対 して節点Cの出力と論理和をとって入力することで、こ の仕様を実現することができる。

【0154】次に、図33を参照して、この例のコマンドデコーダの動作例を説明する。ライトコマンドWの入50 力によって、出力Bが発生し、アドレス制御信号11が

る.

出力される。さらに、2クロック遅れて出力Dが発生し て、オア回路OL21を経てリードライトコマンドRW CMDが出力されるとともに、アドレス制御信号21が 出力される。また、リードコマンドRの入力によって、 出力Aが発生し、アドレス制御信号10が出力される。 さらに、直ちにオア回路OL21を経てリードライトコ マンドRWCMDが出力されるとともに、アドレス制御 信号20が出力される。ライトコマンドWの入力から2 クロック後にリードコマンドRが入力されたときは、ラ イトコマンドWの入力によって出力Bが発生し、これに よって、アドレス制御信号11が出力されるが、リード コマンドRの入力によって出力Aが発生し、これによっ て、出力Cが発生したため、フリップフロップFF22 がリセットされて、出力Dは発生しない。一方、出力A の発生によって制御信号10が出力され、オア回路OL 21を経てリードライトコマンドRWCMDが出力され るとともに、アドレス制御信号20が出力される。ま た、ライトコマンドWの入力から1クロック後にリード コマンドRが入力されてアドレス制御信号11が発生し たときも、同様に、リードコマンドRの入力によって出 カAが発生し、これによって、出力Cが発生したため、 出力Dは発生せず、出力Aの発生によって、制御信号1 0が出力され、リードライトコマンドRWCMDが出力 されるとともに、アドレス制御信号20が出力される。 なお、DDR-SDRAMの仕様に従うと、タイミング 図中、ライトコマンド及びリードコマンドが連続する場 合、ライトコマンドはリードコマンドによってインター ラプトされ、リードライトコマンドRWCMD及びアド レスは出力されない。これに対しては、すべてのフリッ プフロップに対してリセット信号を入力することによっ て、上述の仕様をみたすことができる。また、ライトコ マンド及びリードコマンドが連続する場合と同様に、リ ードコマンド叉はライトコマンドに連続して入力され た、図示されない他のコマンドによるインターラプトが 必要な場合も、同様にして上記の仕様をみたすことがで きる。

【0155】次に、この例におけるバーストカウンタ1 6 Cの構成例とその動作について説明する。図34は、 バーストカウンタ中におけるラッチ回路と信号保持回路 の構成例を示す図、図35、図36は、バーストカウン タの構成例を示す図、図37、図38は、同バーストカ ウンタの動作例を示すタイミングチャートである。

【0156】図34(a)は、ラッチ回路の原理的構成 を示すものであって、スイッチSW31、SW32と、 ラッチLC31とからなる構成が示されている。この例 のラッチ回路では、アドレス制御信号1 j によって、ス イッチSW31がオンになって、入力INの状態を取り 込んでラッチLC31にラッチし、次に、アドレス制御 信号2jによって、スイッチSW32がオンになって、 ラッチLC31の状態によって、出力OUTを発生す

【0157】図34(b)は、ラッチ回路の具体的構成 例を示すものであって、ゲート回路G31、G32と、 ラッチLC32とからなる構成が示されている。この例 のラッチ回路では、アドレス制御信号1jによって、ゲ ート回路G31がオンになって、入力INの状態を取り 込んでラッチLC32にラッチし、次に、アドレス制御 信号2jによって、ゲート回路G32がオンになって、 ラッチLC32の状態によって、出力OUTを発生す 10 る。

44

【0158】図34(c)は、ラッチ回路Bの具体的構 成例を示すものであって、ラッチLC33と、ゲート回 路G33とからなる構成が示されている。この例のラッ チ回路Bでは、ラッチLC33によって、入力INの状 態を取り込み、アドレス制御信号2jによって、ゲート 回路G33がオンになって、ラッチLC33の状態によ って、出力OUTを発生する。

【0159】図34(d)は、信号保持回路の具体的構 成例を示すものであって、ラッチLC34からなる構成 20 が示されている。この例の出力保持回路では、入力 IN を、その発生ごとにラッチLC34にラッチして、出力 OUTを発生する。

【0160】図35において、(a), (b), (c) は、それぞれバーストカウンタの構成例を示している。 図35(a)に示された例は、入力バッファBUFと、 ラッチ回路LCC10, LCC11と、信号保持回路S Hと、バーストカウンタ回路BC3とから構成されてい る。この例では、ラッチ回路LCC10,LCC11 は、それぞれ入力バッファBUFからのアドレス入力Ⅰ Ajを、アドレス制御信号10,11に応じてラッチ し、アドレス制御信号20,21に応じて出力する。信 号保持回路 S H は、ラッチ回路 L C C 1 0 又は L C C 1 1の出力を保持する。バーストカウンタ回路BC3は、 信号保持回路SHからの入力後直ちに、又は所定クロッ ク期間後に、アドレス出力を発生し、その後アドレス制 御信号NYALの発生ごとに、順次、+2したアドレス 出力ΥΡjを発生する処理を、1クロックごとに所定バ ースト長に対応する期間繰り返して行う。

【0161】図35(b)に示された例は、入力バッフ 40 アBUFと、ラッチ回路LCC10, LCC11, LC C12と、信号保持回路SHと、バーストカウンタ回路 BC3とから構成されている。この例では、ラッチ回路 LCC10, LCC11, LCC12は、それぞれ入力 バッファBUFからのアドレス入力IAjを、アドレス 制御信号10、11、12に応じてラッチし、アドレス 制御信号20,21,22に応じて出力する。信号保持 回路SHは、ラッチ回路LCC10又はLCC11又は LCC12の出力を保持する。バーストカウンタ回路B C3は、信号保持回路SHからの入力によって、動作を 50 開始する。

【0162】図35(c)に示された例は、入力バッフ ァBUFと、複数のラッチ回路LCC10, LCC1 1, …, LCC1jと、信号保持回路SHと、バースト カウンタ回路BC3とから構成されている。この例で は、ラッチ回路LCC10, LCC11, …, LCC1 iは、それぞれ入力バッファBUFからのアドレス入力 IAjを、アドレス制御信号10, 11, …, 1jに応 じてラッチし、アドレス制御信号20,21,…,2j に応じて出力する。信号保持回路SHは、ラッチ回路L CC10, LCC11, …, LCC1jのいずれかから の出力を保持する。バーストカウンタ回路BC3は、信 号保持回路SHからの入力によって、動作を開始する。 【0163】図36において、(a), (b), (c) は、それぞれバーストカウンタの構成例を示している。 図36(a)に示された例は、入力バッファBUFと、 ラッチ回路LCC10, LCB11と、信号保持回路S Hと、バーストカウンタ回路BC3とから構成されてい る。ラッチ回路LCC10は、入力バッファBUFから のアドレス入力IAjを、アドレス制御信号10に応じ てラッチし、アドレス制御信号20に応じて出力する。 ラッチ回路 LCB11は、入力バッファBUFからのア ドレス入力IAjを、入力ごとにラッチして、アドレス 制御信号21に応じて出力する。信号保持回路SHは、 ラッチ回路LCC10又はLCB11の出力を保持す る。バーストカウンタ回路BC3は、信号保持回路SH からの入力後直ちに、又は所定クロック期間後に、アド レス出力を発生し、その後アドレス制御信号NYALの 発生ごとに、順次、+2したアドレス出力YPjを発生 する処理を、1クロックごとに所定バースト長に対応す る期間繰り返して行う。

45

【0164】図36(b)に示された例は、入力バッファBUFと、ラッチ回路LCC10,LCC11,LCB12と、信号保持回路SHと、バーストカウンタ回路BC3とから構成されている。ラッチ回路LCC10,LCC11は、それぞれ入力バッファBUFからのアドレス入力IAjを、アドレス制御信号10,11に応じてラッチし、アドレス制御信号20,21に応じて出力する。ラッチ回路LCB12は、入力バッファBUFからのアドレス入力IAjを、入力ごとにラッチして、アドレス制御信号22に応じて出力する。信号保持回路SHは、ラッチ回路LCC10,LCC11,LCB12のいずれかからの出力を保持する。バーストカウンタ回路C3は、信号保持回路SHからの入力によって、動作を開始する。

【0165】図36(c)に示された例は、入力バッファBUFと、複数のラッチ回路LCC10, LC11, …と、ラッチ回路LCB1jと、信号保持回路SHと、バーストカウンタ回路BC3とから構成されている。ラッチ回路LCC10, LCC11, …は、それぞれ入力バッファBUFからのアドレス入力IAjを、アドレス

制御信号10,11,…に応じてラッチし、アドレス制 御信号20,21,…に応じて出力する。ラッチ回路L CB1jは、入力バッファBUFからのアドレス入力 I Ajを、入力ごとにラッチして、アドレス制御信号2j に応じて出力する。信号保持回路SHは、ラッチ回路L CC10, LCC11, …, LCB1jのいずれかから の出力を保持する。バーストカウンタ回路BC3は、信 号保持回路SHからの入力によって、動作を開始する。 【0166】次に、図37乃至図40を用いて、この例 10 のバーストカウンタの動作を説明する。図37におい て、(a)、(b)、(c)は、それぞれ図35に示さ れた構成例のバーストカウンタの動作例を示すタイミン グチャートである。図37 (a) においては、n=2で あって、第1及び第2のコマンドCMDに対応して、ア ドレスIA1、IA2が入力されたとき、第1のコマン ド入力によってアドレス選択信号11がオンになり、直 ちにアドレス制御信号21がオンになることによって、 アドレスIA1がアドレスバスに出力され、第2のコマ ンド入力によってアドレス選択信号11がオンになり、 20 直ちにアドレス制御信号21がオンになることによっ て、アドレスIA2がアドレスバスに出力されたことが

46

【0167】図37(b)においては、n=2であって、第1のコマンド入力によってアドレス選択信号10がオンになり、2クロック後にアドレス制御信号20がオンになることによって、アドレスIA1がアドレスバスに出力され、第2のコマンド入力によってアドレス選択信号10がオンになり、2クロック後にアドレス制御信号20がオンになることによって、アドレスIA2がアドレスバスに出力されたことが示されている。

示されている。

【0168】図37(c)においては、n=2であって、第1のコマンド入力によってアドレス選択信号10がオンになり、2クロック後にアドレス制御信号20がオンになることによって、アドレス 1A1がアドレスバスに出力され、第2のコマンド入力によってアドレス選択信号11がオンになり、2クロック後にアドレス制御信号21がオンになることによって、アドレス 1A2がアドレスバスに出力されたことが示されている。

【0169】図38において、(a), (b)は、それ 40 ぞれ図35に示された構成例のバーストカウンタの動作 例を示すタイミングチャートである。図38(a)においては、n=3であって、第1のコマンド入力によって アドレス選択信号10がオンになり、2クロック後にアドレス制御信号20がオンになることによって、アドレス IA1がアドレスバスに出力され、第2のコマンド入力によってアドレス選択信号11がオンになり、直ちに アドレス制御信号21がオンになることによって、アドレス IA2がアドレスバスに出力されたことが示されている。

0 【0170】図38 (b) においては、n=2であっ

たアドレス制御信号21と、第2のコマンド入力によって発生したアドレス選択信号21とが衝突したが、第2のコマンド入力が優先して、アドレス制御信号21が出力され、これによって、アドレスIA2がアドレスバスに出力されたことが示されている。

48

て、第1のコマンド入力によってアドレス選択信号11がオンになり、第2のコマンド入力によって、アドレス制御信号11がオンになって、第1のコマンド入力に基づく2クロック後にアドレス制御信号21と、第2のコマンド入力に基づいて直ちに発生したアドレス制御信号21とがそれぞれ発生して衝突したが、第2のコマンド入力が優先して、アドレス制御信号21が出力され、これによって、アドレスIA2がアドレスバスに出力されたことが示されている。

【0176】このように、この例の半導体記憶装置によれば、複数のアドレスの保持と、コマンドの種別に対応したアドレスの選択出力を、十分な動作マージンをもって行うことができる。また、多種多様なアドレス入力を10 もつ半導体記憶装置において、フレキシブルなアドレス選択とアドレス出力のタイミング設定を行うことができる。さらに、取り込まれたアドレス入力を任意の順番に並べ替えることができる。

【0171】図39において、(a), (b), (c)は、それぞれ図36に示された構成例のバーストカウンタの動作例を示すタイミングチャートである。図39(a)においては、n=2であって、第1のコマンド入力によってアドレス選択信号21が出力されることによって、アドレスIA1がラッチ回路Bからアドレスバスに出力され、第2のコマンド入力によってアドレス選択信号21が出力されることによって、アドレスIA2がラッチ回路Bからアドレスバスに出力されたことが示されている

【0177】◇第4実施例

【0172】図39(b)においては、n=2であって、第1のコマンド入力によってアドレス選択信号10が出力され、2クロック後にアドレス制御信号20が出力されることによって、ラッチ回路からアドレスIA1がアドレスバスに出力され、第2のコマンド入力によってアドレス選択信号10が出力され、2クロック後にアドレス制御信号20が出力されることによって、ラッチ回路からアドレスIA2がアドレスバスに出力されたことが示されている。この場合は、アドレス制御信号21が出力されないので、ラッチ回路Bからのアドレス出力は発生しない。

図41は、この発明の第4実施例である半導体記憶装置の全体構成を示すブロック図である。この例の半導体記憶装置は、図41に示すように、メモリセルアレイ1,2と、ワードドライバ3,4と、DIN/DOUT回路5A,6Aと、ライトアンプ7,8と、センスアンプ209,10,11,12と、カラムデコーダ13,14と、コマンドデコーダ15Dと、バーストカウンタ16Dと、カラム系コントロール回路17Aとから概略構成されている。

【0178】この第4実施例の構成が、上述した第3実

【0173】図39(c)においては、n=2であって、第1のコマンド入力によってアドレス選択信号10がオンになり、2クロック後にアドレス制御信号20がオンになることによって、ラッチ回路からアドレス 1A1がアドレスバスに出力され、第2のコマンド入力から2クロック後にアドレス制御信号21がオンになることによって、ラッチ回路Bからアドレス 1A2がアドレスバスに出力されたことが示されている。

施例の構成(図31)と大きく異なるところは、図41に示すように、コマンドデコーダ15Dが、アドレス制御信号1j,2jの他に、アドレス制御信号YALの出力を有する点と、バーストカウンタ16Dが、アドレス制御信号1j,2jによる出力タイミング制御の他に、アドレス制御信号YALによるアドレス出力タイミング制御を行わうようにした点である。これら以外の点では、第3実施例とほぼ同様であるので、図41においては、図31の構成部分と同一の各部には、同一の符号を付して示すとともに、以下において、その説明を省略

し、または簡略化するものとする。

【0174】図40において、(a),(b)は、それぞれ図36に示された構成例のバーストカウンタの動作例を示すタイミングチャートである。図40(a)においては、n=3であって、第1のコマンド入力によってアドレス選択信号10が出力され、2クロック後にアドレス制御信号20が出力されることによって、アドレスIA1がラッチ回路からアドレスバスに出力され、第2のコマンド入力によってアドレス選択信号21が出力されることによって、アドレスIA2がラッチ回路Bからアドレスバスに出力されたことが示されている。

【0179】コマンドデコーダ15Dは、DDRーSDRAMの場合は、DDRモード信号MDDDRがハイレベルになることによって、外部コマンド信号CSB,RASB,CASB,WEB及びクロック信号CLKに応びして、内部コマンド信号であるリードライトコマンドRWCMDと、アドレス制御信号1j,2j,YALを発生する。バーストカウンタ16Dは、アドレス入力IAO~IAjに対して、アドレス制御信号1jによって定まるタイミングで、ラッチ回路に保持されたデータを読み出して、信号保持回路に一旦保持されたデータを読み出して、信号保持回路に一旦保持し、アドレス制御信号YALによって読み出して、バーストカウンタ回路からアドレス出力を発生する。また、アドレス入力IAO~IAjをその発生ごとにラッグで、アドレス制御信号2jによって定まるタイミング

【0175】図40(b)においては、n=2であって、第1のコマンド入力によって2クロック後に発生し

で、ラッチされたデータを読み出して、バーストカウンタ回路からアドレス出力を発生する。さらに、バーストカウンタ回路は、アドレス制御信号NYALの発生ごとに、順次、+2したアドレス出力を発生する処理を、所定バースト長に対応する期間、繰り返して行う。

49

【0180】次に、この例におけるコマンドデコーダ15Dの構成例とその動作について説明する。図42は、この例におけるコマンドデコーダの回路構成図を示し、図43は同コマンドデコーダの動作タイミングチャートである。この例のコマンドデコーダは、図42に示すように、コマンドラッチ回路CMLと、アンド回路AL31、AL32、AL33、AL34、AL35、AL36、AL37、AL38、AL39と、オア回路OL31、OL32と、フリップフロップFF31、FF32と、遅延素子DL31、DL32、DL33、DL34、DL35とから構成されている。

【0181】コマンドラッチ回路CMLは、半導体記憶 装置の外部コマンド信号CSB,RASB,CASB, WEBを受けて、クロックCLKに同期してデコードし て、内部コマンド信号CS, RAS, CAS, WEを出 力する。外部コマンド信号MDDDRがハイレベルのと き、アンド回路AL31の出力は、コマンド信号WEが ハイレベルのとき(データ書き込み時)ハイレベルとな り、コマンド信号WEがロウレベルのとき(データ読み 出し時) ロウレベルとなる。アンド回路AL32は、コ マンド信号CSによってコマンド選択を指示され、コマ ンド信号RASによってローアドレス選択を指示され ず、コマンド信号CASによってカラムアドレス選択が 指示されたとき、出力がハイレベルになるので、データ 書き込み時は、アンド回路AL34の出力Bがハイレベ ルになり、データ読み出し時は、アンド回路AL33の 出力Aがハイレベルになる。

【0182】これによって、アンド回路AL38におい て、出力Aと、出力Aを反転し遅延素子DL33で遅延 させた出力との一致を検出することによって、1ショッ トパルスからなるアドレス制御信号10を発生する。ま た、アンド回路AL39において、出力Bと、出力Bを 反転し遅延素子DL34で遅延させた出力との一致を検 出することによって、1ショットパルスからなるアドレ ス制御信号11を発生する。また、アンド回路AL33 からオア回路OL31を経て直ちに、リードライトコマ ンドRWCMDが出力されるとともに、アンド回路AL 34からフリップフロップFF31, FF32を経て2 クロック遅れて発生する出力Dによっても、リードライ トコマンドRWCMDが出力される。さらに、アンド回 路AL35において、アンド回路AL33の出力と、ク ロック信号CLKとの一致をとって、アドレス制御信号 20が出力され、アンド回路AL36において、フリッ プフロップFF32の出力Dと、クロック信号CLKと の一致をとって、アドレス制御信号21が出力される。

この際、アドレス制御信号20,21は、クロック信号 CLKを遅延素子DL32を経て遅延させることによっ て、リードライトコマンドRWCMDの立ち上がりに対 応する1ショットパルスとなる。さらに、オア回路OL 32においてアドレス制御信号20,21の論理和をと った信号を、遅延素子DL35で遅延してアドレス制御 信号YALを発生する。

50

【0183】このとき、アンド回路AL33の出力A と、出力Aを遅延素子DL31を経て遅延した信号とに 10 よる、アンド回路AL37の出力Cを、フリップフロッ プFF32のリセット入力Rに接続することによって、 オア回路OL31の2つの入力が同時に発生したとき は、フリップフロップFF32をリセットして、出力B に基づいてリードライトコマンドRWCMDが発生しな いようにして、出力Aに基づくリードライトコマンドR WCMDの発生が優先するようにしている。DDR-S DRAMの仕様のように、"連続したコマンドが入力さ れた場合に、後から入力されたコマンドによって、先に 入力されたライトコマンド叉はリーードコマンドをイン 20 ターラプトする"ときは、すべてのフリップフロップに リセット信号を入力することによって、上述の仕様をみ たすことができる。図示されない、リードコマンド、ラ イトコマンド以外の他のコマンドが入力された場合に、 先に入力されたリードコマンド、ライトコマンドをイン ターラプトする仕様の場合は、すべてのフリップフロッ プに上述の他のコマンドから生成するリセット信号に対 して節点Cの出力と論理和をとって入力することで、こ の仕様を実現することができる。

【0184】次に、図43を参照して、この例のコマンドデコーダの動作例を説明する。ライトコマンドWの入力によって、出力Bが発生し、アドレス制御信号11が出力される。さらに、2クロック遅れて出力Dが発生して、オア回路OL31を経てリードライトコマンドRWCMDが出力されるとともに、アドレス制御信号21が出力される。また、リードコマンドRの入力によって、出力Aが発生し、アドレス制御信号10が出力される。さらに、オア回路OL31を経てリードライトコマンドRWCMDが出力されるとともに、アドレス制御信号20が出力される。

40 【0185】ライトコマンドWの入力から2クロック後にリードコマンドRが入力されたときは、ライトコマンドWの入力によって、アドWの入力によって出力Bが発生し、これによって、アドレス制御信号11が出力されるが、リードコマンドRの入力によって出力Aが発生し、これによって、出力Cが発生したため、フリップフロップFF32がリセットされて、出力Dは発生しない。一方、出力Aの発生によって制御信号10が出力され、オア回路OL31を経てリードライトコマンドRWCMDが出力されるとともに、アドレス制御信号20が出力される。また、ライトコマンドWの入力から1クロック後にリードコマンドR

が入力されてアドレス制御信号11が発生したときも、 同様に、リードコマンドRの入力によって出力Aが発生 し、これによって、出力Cが発生したため、出力Dは発 生せず、出力Aの発生によって、制御信号10が出力さ れ、リードライトコマンドRWCMDが出力されるとと もに、アドレス制御信号20が出力される。さらに、ア ドレス制御信号20,21の発生によって、オア回路O L32を経て、アドレス制御信号YALが出力される。 なお、DDR-SDRAMの仕様に従うと、タイミング 図中、ライトコマンド及びリードコマンドが連続する場 合、ライトコマンドはリードコマンドによってインター ラプトされ、リードライトコマンドRWCMD及びアド レスは出力されない。これに対しては、すべてのフリッ プフロップに対してリセット信号を入力することによっ て、上述の仕様をみたすことができる。また、ライトコ マンド及びリードコマンドが連続する場合と同様に、リ ードコマンド叉はライトコマンドに連続して入力され た、図示されない他のコマンドによるインターラプトが 必要な場合も、同様にして上記の仕様をみたすことがで きる。

51

【0186】次に、この例におけるバーストカウンタ16Dの構成例とその動作について説明する。図44,図45は、バーストカウンタの構成例を示す図、図46,図47,図48,図49は、同バーストカウンタの動作例を示すタイミングチャートである。

【0187】図44において、(a), (b), (c) は、それぞれバーストカウンタの構成例を示している。 図44(a)に示された例は、入力バッファBUFと、 ラッチ回路LCC20, LCC21と、信号保持回路S Hと、バーストカウンタ回路BC4とから構成されてい る。この例では、ラッチ回路LCC20, LCC21 は、それぞれ入力バッファBUFからのアドレス入力Ⅰ Ajを、アドレス制御信号10、11に応じてラッチ し、アドレス制御信号20,21に応じて出力する。信 号保持回路 S H は、ラッチ回路 L C C 2 0 又は L C C 2 1の出力を保持する。バーストカウンタ回路BC4は、 信号保持回路SHからの入力後、アドレス制御信号YA Lの発生時、又は所定クロック期間後に、アドレス出力 を発生し、その後アドレス制御信号NYALの発生ごと に、順次、+2したアドレス出力YPjを発生する処理 を、1クロックごとに所定バースト長に対応する期間繰 り返して行う。

【0188】図44(b)に示された例は、入力バッファBUFと、ラッチ回路LCC20,LCC21,LCC22と、信号保持回路SHと、バーストカウンタ回路BC4とから構成されている。この例では、ラッチ回路LCC20,LCC21,LCC22は、それぞれ入力バッファBUFからのアドレス入力IAjを、アドレス制御信号10,11,12に応じてラッチし、アドレス制御信号20,21,22に応じて出力する。信号保持

回路SHは、ラッチ回路LCC20又はLCC21又は LCC22の出力を保持する。バーストカウンタ回路B C4は、信号保持回路SHからの入力によって、アドレ ス制御信号YALの発生時、動作を開始する。

【0189】図44(c)に示された例は、入力バッファBUFと、複数のラッチ回路LCC20,LCC21,…,LCC2jと、信号保持回路SHと、バーストカウンタ回路BC4とから構成されている。この例では、ラッチ回路LCC20,LCC21,…,LCC2jは、それぞれ入力バッファBUFからのアドレス入力IAjを、アドレス制御信号10,11,…,1jに応じてラッチし、アドレス制御信号20,21,…,2jに応じて出力する。信号保持回路SHは、ラッチ回路LCC20,LCC21,…,LCC2jのいずれかからの出力を保持する。バーストカウンタ回路BC4は、信号保持回路SHからの入力によって、アドレス制御信号YALの発生時、動作を開始する。

【0190】図45において、(a), (b), (c) は、それぞれバーストカウンタの構成例を示している。 20 図45 (a) に示された例は、入力バッファBUFと、 ラッチ回路LCC20, LCB21と、信号保持回路S Hと、バーストカウンタ回路BC4とから構成されてい る。ラッチ回路LCC20は、入力バッファBUFから のアドレス入力IAjを、アドレス制御信号10に応じ てラッチし、アドレス制御信号20に応じて出力する。 ラッチ回路LCB21は、入力バッファBUFからのア ドレス入力IAjを、入力ごとにラッチして、アドレス 制御信号21に応じて出力する。信号保持回路SHは、 ラッチ回路LCC20又はLCB21の出力を保持す 30 る。バーストカウンタ回路BC4は、信号保持回路SH からの入力によって、アドレス制御信号YALの発生後 直ちに、又は所定クロック期間後に、アドレス出力を発 生し、その後アドレス制御信号NYALの発生ごとに、 順次、+2したアドレス出力YPjを発生する処理を、 1クロックごとに所定バースト長に対応する期間繰り返 して行う。

【0191】図45(b)に示された例は、入力バッファBUFと、ラッチ回路LCC20,LC21,LCB22と、信号保持回路SHと、バーストカウンタ回路B40 C4とから構成されている。ラッチ回路LCC20,LCC21は、それぞれ入力バッファBUFからのアドレス入力IAjを、アドレス制御信号10,11に応じてラッチし、アドレス制御信号20,21に応じて出力する。ラッチ回路LCB22は、入力バッファBUFからのアドレス入力IAjを、入力ごとにラッチして、アドレス制御信号22に応じて出力する。信号保持回路SHは、ラッチ回路LCC20,LCC21,LCB22のいずれかからの出力を保持する。バーストカウンタ回路BC4は、信号保持回路SHからの入力によって、アド50 レス制御信号YALの発生時、動作を開始する。

SHに保持され、アドレス制御信号YALの入力に応じてバーストカウンタ回路BC4から、アドレスIA1がアドレスバスに出力され、第2のコマンド入力によってアドレス制御信号11が入力され、2クロックにアドレス制御信号21が入力されることによって、アドレスIA2が信号保持回路SHに保持され、アドレス制御信号YALの入力に応じてバーストカウンタ回路BC4から、アドレスIA2がアドレスバスに出力されたことが示されている。

54

【0192】図45(c)に示された例は、入力バッファBUFと、複数のラッチ回路LCC20,LC21,…と、ラッチ回路LCB2jと、信号保持回路SHと、バーストカウンタ回路BC4とから構成されている。ラッチ回路LCC20,LCC21,…は、それぞれ入力バッファBUFからのアドレス入力IAjを、アドレス制御信号10,11,…に応じてラッチし、アドレス制御信号20,21,…に応じて出力する。ラッチ回路LCB2jは、入力バッファBUFからのアドレス入力IAjを、入力ごとにラッチして、アドレス制御信号2jは、入力だとにラッチして、アドレス制御信号2jに応じて出力する。信号保持回路SHは、ラッチ可路LCC20,LCC21,…又はLCB2jのいずれかからの出力を保持する。バーストカウンタ回路BC4は、信号保持回路SHからの入力によって、アドレス制御信号YALの発生時、動作を開始する。

10 【0196】図47において、(a), (b)は、それぞれ図44に示された構成例のパーストカウンタの動作例を示すタイミングチャートである。図47 (a)においては、n=3であって、第1のコマンド入力によってアドレス制御信号10が入力され、2クロック後にアドレス制御信号20が入力されることによって、アドレス制御信号保持回路SHに保持され、アドレス制御信号保持回路SHに保持され、第2のコマンド入力によってアドレス制御信号11が入力されることによって、アドレスIA2が信号保持回路SHに保持され、アドレス制御信号21が入力されることによって、アドレスIA2が信号保持回路SHに保持され、アドレス制御信号YALの入力に応じてパーストカウンタ回路BC4から、アドレスIA2がアドレスバスに出力されたことが示されている。

【0193】次に、図46乃至図49を用いて、この例 のバーストカウンタの動作を説明する。図46におい て、(a), (b), (c)は、それぞれ図44に示さ れた構成例のバーストカウンタの動作例を示すタイミン グチャートである。図46 (a) においては、n=2で あって、第1及び第2のコマンドCMDに対応して、ア ドレス I A 1, I A 2 が入力されたとき、第1のコマン ド入力によってアドレス制御信号11が入力され、直ち にアドレス制御信号21が入力されることによって、ア ドレス IA1 が信号保持回路 SHに保持され、アドレス 制御信号YALの入力に応じてバーストカウンタ回路B C4から、アドレスIA1がアドレスバスに出力され、 第2のコマンド入力によってアドレス制御信号11が入 力され、直ちにアドレス制御信号21が入力されること によって、アドレスIA2が信号保持回路SHに保持さ れ、アドレス制御信号YALの入力に応じてバーストカ ウンタ回路BC4から、アドレスIA2がアドレスバス に出力されたことが示されている。

【0197】図47(b)においては、n=2であって、第1のコマンド入力によってアドレス制御信号11がオンになり、第2のコマンド入力によって、アドレス制御信号11がオンになって、第1のコマンド入力に基づく2クロック後のアドレス制御信号21と、第2のコマンド入力に基づいて直ちに発生したアドレス制御信号21とが衝突したが、第2のコマンド入力が優先して、アドレス制御信号21が入力されることによって、アドレスIA2が信号保持回路SHに保持され、アドレス制御信号YALの入力に応じてバーストカウンタ回路BC4から、アドレスIA2がアドレスバスに出力されたことが示されている。

【0198】図48において、(a), (b), (c) は、それぞれ図45に示された構成例のバーストカウンタの動作例を示すタイミングチャートである。図48 (a)においては、n=2であって、アドレスIA1, IA2が順次ラッチ回路Bに入力され、第1のコマンド入力によってアドレスIA1が信号保持回路SHに保持され、アドレスIA1が信号保持回路SHに保持され、アドレスIA1がアドレスバスに出力され、第2のコマンド入力によってアドレスに出力され、第2のコマンド入力によってアドレスに出力され、第2のコマンド入力によってアドレスに出力されたことが示されてレスIA2が信号保持回路SHに保持され、アドレス制御信号YALの入力に応じてバーストカウンタ回路BC4から、アドレスIA2がアドレスバスに出力されたことが示されて

【0195】図46(c)においては、n=2であって、第1のコマンド入力によってアドレス制御信号10が入力され、2クロック後にアドレス制御信号20が入力されることによって、アドレスIA1が信号保持回路

いる。

【0199】図48(b)においては、n=2であって、第1のコマンド入力によってアドレス制御信号10が入力され、2クロック後にアドレス制御信号20が入力されることによって、アドレス IA1が信号保持回路 SHに保持され、アドレス制御信号 YALの入力に応じてバーストカウンタ回路BC4から、アドレスIA1がアドレス選択信号10が入力され、2クロック後にアドレス選択信号10が入力され、2クロック後にアドレス IA2が信号保持回路SHに保持され、アドレス制御信号20が入力されるることによって、アドレス IA2が信号保持回路SHに保持され、アドレス制御信号20が入力に応じてバーストカウンタ回路BC4から、アドレス IA2がアドレスバスに出力されたことが示されている。この場合は、アドレス制御信号21が入力されないので、ラッチ回路Bからのアドレス出力は発生しない。

55

【0200】図48(c)においては、n=2であって、第1のコマンド入力によってアドレス選択信号10が入力され、2クロック後にアドレス制御信号20が入力されることによって、ラッチ回路からアドレス IA2が信号保持回路SHに保持され、アドレス制御信号YALの入力に応じてバーストカウンタ回路BC4から、アドレスIA1がアドレスバスに出力され、第2のコマンド入力から2クロック後にアドレス制御信号21が入力されることによって、ラッチ回路BからアドレスIA2が信号保持回路SHに保持され、アドレス制御信号YALの入力に応じてバーストカウンタ回路BC4から、アドレスIA2がアドレスバスに出力されたことが示されている。

【0201】図49において、(a), (b)は、それぞれ図45に示された構成例のバーストカウンタの動作例を示すタイミングチャートである。図49(a)においては、n=3であって、第1のコマンド入力によってアドレス選択信号10が入力され、2クロック後にアドレス制御信号20が入力されることによって、ラッチの路からアドレスIA1が信号保持回路SHに保持され、アドレス制御信号YALの入力に応じてバーストカウンタ回路BC4から、アドレスIA1がアドレス選択信号21が出力されることによってアドレス選択信号21が出力されることによってアドレス選択信号レスIA2が信号保持回路SHに保持され、アドレス制御信号YALの入力に応じてバーストカウンタ回路BC4から、アドレスIA2がアドレスバスに出力されたことが示されている。

【0202】図49(b)においては、n=2であって、第1のコマンド入力によって2クロック後に発生したアドレス制御信号21と、第2のコマンド入力によって直ちに発生したアドレス選択信号21とが衝突したが、第2のコマンド入力が優先して、アドレス制御信号21が入力され、これによって、アドレスIA2が信号

保持回路SHに保持され、アドレス制御信号YALの入力に応じてバーストカウンタ回路BC4から、アドレスIA2がアドレスバスに出力されたことが示されている。

【0203】このように、この例の半導体記憶装置によれば、複数のアドレスの保持と、コマンドの種別に対応したアドレス選択出力とを、十分な動作マージンをもって行うことができる。また、多種多様なアドレス入力をもつ半導体記憶装置において、フレキシブルなアドレス30選択とアドレス出力タイミングの設定を行うことができる。さらに、取り込まれたアドレス入力を、任意の順番に並べ替えることができる。

【0204】以上、この発明の実施例を図面により詳述 してきたが、具体的な構成はこの実施例に限られたもの ではなく、この発明の要旨を逸脱しない範囲の設計の変 更等があってもこの発明に含まれる。例えば、図44, 図45に示す、第4実施例のバーストカウンタの構成に おいて、矢印で示すラッチ回路群からの分岐出力によっ て、アドレス制御信号2jによって定められるタイミン 20 グを、図示されない他の回路で使用することができる。 これは、第4実施例の場合、バーストカウンタからのア ドレス出力は、別にアドレス制御信号YALによってタ イミングをとっているためである。また、各実施例にお いて、ライトコマンドによるデータの書き込みを、リー ドコマンドによるデータの読み出しに優先して行うよう にする場合には、各実施例のコマンドデコーダの回路に おいて、節点Aと節点Bとを入れ替えて後段の部分に接 続するようにすればよい。

[0205]

30 【発明の効果】以上、説明したように、この発明の半導体記憶装置によれば、DDR-SDRAMの標準化によって必要になった、複数のアドレスの保持と、コマンド種別に対応したアドレスの選択出力とを、動作マージンを十分とりながら、実行することが可能になるとともに、多種多様なアドレス入力信号をもつ半導体記憶装置において、フレキシブルなアドレス選択と、アドレス出力タイミングの設定とを行うことが可能になる。さらに、この発明の半導体記憶装置によれば、取り込まれたアドレス入力信号を、任意の順序に並べ替えて出力する 20 ことが可能である。

【図面の簡単な説明】

【図1】この発明の第1実施例である半導体記憶装置の 全体構成を示すブロック図である。

【図2】同半導体記憶装置のライト時の動作を説明する タイミングチャートである。

【図3】同半導体記憶装置のリード時の動作を説明する タイミングチャートである。

【図4】同半導体記憶装置におけるコマンドデコーダの 構成例を示す図である。

0 【図5】同半導体記憶装置におけるコマンドデコーダの

構成例を示す図である。

【図6】同半導体記憶装置におけるコマンドデコーダの 構成例を示す図である。

【図7】同半導体記憶装置におけるコマンドデコーダの 構成例を示す図である。

【図8】同半導体記憶装置におけるコマンドデコーダの 構成例を示す図である。

【図9】同半導体記憶装置におけるコマンドデコーダの 構成例を示す図である。

【図10】同半導体記憶装置におけるバーストカウンタ を構成するアドレスセレクタ回路の構成例を示す図であ る。

【図11】同バーストカウンタの構成例(1)を示す図である。

【図12】同バーストカウンタの構成例(2)を示す図である。

【図13】同バーストカウンタの動作例(1)を示すタイミングチャートである。

【図14】同バーストカウンタの動作例(2)を示すタイミングチャートである。

【図15】同バーストカウンタの動作例(3)を示すタイミングチャートである。

【図16】同バーストカウンタの動作例(4)を示すタイミングチャートである。

【図17】同バーストカウンタの動作例(5)を示すタイミングチャートである。

【図18】同バーストカウンタの動作例(6)を示すタイミングチャートである。

【図19】この発明の第2実施例である半導体記憶装置の全体構成を示すブロック図である。

【図20】同半導体記憶装置におけるコマンドデコーダ の構成例を示す図である。

【図21】同半導体記憶装置におけるコマンドデコーダ の構成例を示す図である。

【図22】同半導体記憶装置におけるコマンドデコーダ の構成例を示す図である。

【図23】同半導体記憶装置におけるコマンドデコーダ の構成例を示す図である。

【図24】同半導体記憶装置におけるバーストカウンタ を構成するレジスタ回路とセレクタ回路の構成例を示す 図である。

【図 2 5】同パーストカウンタの構成例(1)を示す図である。

【図26】同バーストカウンタの構成例(2)を示す図である。

【図27】同パーストカウンタの動作例(1)を示すタイミングチャートである。

【図28】同バーストカウンタの動作例(2)を示すタイミングチャートである。

【図29】同バーストカウンタの動作例(3)を示すタ

イミングチャートである。

(30)

【図30】同バーストカウンタの動作例 (4) を示すタイミングチャートである。

【図31】この発明の第3実施例である半導体記憶装置の全体構成を示すブロック図である。

【図32】同半導体記憶装置におけるコマンドデコーダ の回路構成例を示す図である。

【図33】同コマンドデコーダの動作例を示すタイミングチャートである。

② 【図34】同半導体記憶装置におけるバーストカウンタを構成するラッチ回路と信号保持回路の構成例を示す図である。

【図35】同バーストカウンタの構成例(1)を示す図である。

【図36】同バーストカウンタの構成例(2)を示す図である

【図37】同バーストカウンタの動作例(1)を示すタイミングチャートである。

【図38】同バーストカウンタの動作例(2)を示すタ 20 イミングチャートである。

【図39】同バーストカウンタの動作例(3)を示すタイミングチャートである。

【図40】同バーストカウンタの動作例(4)を示すタイミングチャートである。

【図41】この発明の第4実施例である半導体記憶装置の全体構成を示すブロック図である。

【図42】同半導体記憶装置におけるコマンドデコーダ の回路構成例を示す図である。

【図43】同コマンドデコーダの動作例を示すタイミン 30 グチャートである。

【図44】同半導体記憶装置におけるバーストカウンタ の構成例を示す図である。

【図45】同バーストカウンタの構成例を示す図である。

【図46】同バーストカウンタの動作例(1)を示すタ イミングチャートである。

【図47】同バーストカウンタの動作例(2)を示すタ イミングチャートである。

【図48】同バーストカウンタの動作例(3)を示すタ 40 イミングチャートである。

【図49】同バーストカウンタの動作例(4)を示すタイミングチャートである。

【図50】2ビットプリフェッチ型SDRAMからなる 従来例の半導体記憶装置の構成例を示すプロック図であ エ

【図51】同半導体記憶装置におけるライト時の動作を 説明するタイミングチャートである。

【図52】同半導体記憶装置におけるリード時の動作を 説明するタイミングチャートである。

50 【符号の説明】

59

1,2 メモリセルアレイ (メモリ部)
 15A,15B,15C,15D コマンドデコーダ (制御手段)

16A, 16B, 16C, 16D バーストカウン タ (アドレス出力手段)

17A カラム系コントロール回路(カラム系制御 手段)

CML コマンドラッチ回路(信号発生手段)


AL1~AL8, AL11~AL17, AL21~AL29, AL31~AL39 アンド回路(信号発生手段)

OL1, OL11, OL12, OL31, OL31, O L32 オア回路(信号発生手段) FF1~FFn, FF11~FF1n, FF21, FF 22, FF31, FF32 フリップフロップ (信 号発生手段)


REG11~REG13, REG21~REG23, R EG111~REG11m, REG121~REG12 n, REG131~REG13p レジスタ回路 (遅延手段)


LC10~LC1j, LC20~LC2j, LCB11 ~LCB1j, LCB21~LCB2j ラッチ回路(遅延手段)


【図1】




【図2】














【図18】 CLK / Command Input-CMD Address Input-(a) YALW YAL . Address BUS CLK / Command Input CMD CMD Address Input-IAL IA2 (b) YALW YAL Address BUS































【図41】




(c)


【図42】




[図43]




[図52]





【図46】
















【図50】



【図51】



フロントページの続き

F ターム(参考) 5B015 HH01 HH03 JJ24 KB43 KB44 KB84 KB92 NN03 PP01 QQ18 5B024 AA04 BA18 BA21 BA23 BA25 CA11 CA16